SAN JOSE - Cadence Design Systems Inc.今天宣布推出基于塊的設(shè)計(BBD)和基于平臺的設(shè)計(PBD) )方法和工具流向蘇格蘭的阿爾巴中心。 BBD和PBD是用于片上系統(tǒng)(SoC)開發(fā)的一套完全編碼和驗證的設(shè)計方法。
“BBD和PBD設(shè)計方法,以及之前由Cadence提供的時序驅(qū)動設(shè)計TDD方法,代表完整SoC設(shè)計環(huán)境的重要組成部分,“Cadence方法論服務(wù)高級副總裁Adriaan Ligtenberg說。
這三種SOC設(shè)計方法是Alba中心工科學(xué)生課程的一部分。系統(tǒng)級集成研究所(ISLI),其中Cadence是主要參與者(參見4月在線出版物的故事)。 “我們感謝Cadence為該研究所及其成員大學(xué)提供的幫助,為我們的課程開發(fā)最先進(jìn)的SOC技術(shù)設(shè)計課程和項目,”ISLI主任Steve Beaumont教授說。
BBD和PBD方法建立在Cadence的TDD方法基礎(chǔ)之上,用于快速創(chuàng)建IP核。
BBD是一種通過流片輸出進(jìn)行寄存器傳輸級(RTL)設(shè)計的分層方法。它包括項目管理,時序驅(qū)動的塊創(chuàng)作,分層芯片規(guī)劃,頂級芯片組裝和分層驗證。它還包括測試,塊級驗證,基于總線的設(shè)計和設(shè)計重用的方法。
PBD是一種基于平臺的SoC設(shè)計方法,建立在BBD的基礎(chǔ)之上,增加了功能用于嵌入式軟件設(shè)計,模擬模塊設(shè)計,高級系統(tǒng)設(shè)計,快速原型設(shè)計和IP管理。它還包括一個參考多媒體設(shè)計平臺。
-
PCB打樣
+關(guān)注
關(guān)注
17文章
2981瀏覽量
23573 -
華強(qiáng)PCB
+關(guān)注
關(guān)注
8文章
1831瀏覽量
29249 -
華強(qiáng)pcb線路板打樣
+關(guān)注
關(guān)注
5文章
14629瀏覽量
44609
發(fā)布評論請先 登錄
Cadence和PADS安裝后無法啟動Cadence的解決方法
Cadence Allegro添加盲孔報錯
Cadence Allegro 17.X 手動添加元件與元件引腳添加編輯網(wǎng)絡(luò)的方法
向固件添加網(wǎng)格有多難?
Cadence推出首個TLM驅(qū)動式設(shè)計與驗證解決方案
Cadence/allegro V16.0的安裝方法
用于SoC驗證的(UVM)開源參考流程使EDA360的SoC
Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片
CADENCE射頻SiP方法學(xué)套件加速無線應(yīng)用設(shè)計
Wind2將在蘇格蘭建設(shè)28兆瓦無補(bǔ)貼風(fēng)電場
Cadence演示面向PCI Express 5.0系統(tǒng)的SoC硅芯片
Cadence添加logo的軟件
cadence如何添加和導(dǎo)出原理圖封裝庫
Cadence:以 AI 技術(shù)驅(qū)動數(shù)字驗證的變革
Cadence 與 Arm Total Design 合作,加速開發(fā)基于 Arm 的定制 SoC
Cadence向蘇格蘭設(shè)計中心添加新的SoC方法
評論