差模電流和共模電流

輻射產生：電流導致輻射，而非電壓，靜態(tài)電荷產生靜電場，恒定電流產生磁場，時變電流既產生電場又產生磁場。任何電路中存在共模電流和差模電流，差模信號攜帶數據或有用信號，共模信號是差模模式的負面效果。

差模電流：大小相等，方向（相位）相反。由于走線的分布電容、電感、信號走線阻抗不連續(xù)，以及信號回流路徑流過了意料之外的通路等，差模電流會轉換成共模電流共模電流：大小不一定相等，方向（相位）相同。

設備對外的干擾多以共模為主，差模干擾也存在，但共模干擾強度常常比差模強度大幾個數量級。外來的干擾也多以共模干擾為主，共模干擾本身一般不會對設備產生危害，但如果共模干擾轉變?yōu)椴钅８蓴_，就嚴重了，因為有用信號都是差模信號。

差模電流的磁場主要集中在差模電流構成的回路面積內，而回路面積之外，磁力線會相互抵消；共模電流的磁場在回路面積之外，共模電流產生的磁場方向相同。

PCB的很多EMC設計都遵循以上理論。

在 PCB 板上抑制干擾的途徑有：減小差模信號回路面積。

減小高頻噪聲回流（濾波、隔離及匹配）。

減小共模電壓（接地設計）。

PCB設計原則歸納

原則1：PCB時鐘頻率超過5MHZ或信號上升時間小于5ns，一般需要使用多層板設計。

原因：采用多層板設計信號回路面積能夠得到很好的控制。

原則2：對于多層板，關鍵布線層（時鐘線、總線、接口信號線、射頻線、復位信號線、片選信號線以及各種控制信號線等所在層）應與完整地平面相鄰，優(yōu)選兩地平面之間。

原因：關鍵信號線一般都是強輻射或極其敏感的信號線，靠近地平面布線能夠使其信號回路面積減小，減小其輻射強度或提高抗干擾能力。

原則3：對于單層板，關鍵信號線兩側應該包地處理；

原因：關鍵信號兩側包地，一方面可以減小信號回路面積，另外防止信號線與其他信號線之間的串擾。

原則4：對于雙層板，關鍵信號線的投影平面上有大面積鋪地，或者與單面板一樣包地打孔處理。

原因：與多層板關鍵信號靠近地平面相同

原則5：多層板中，電源平面應相對于其相鄰地平面內縮5H-20H（H為電源和地平面的距離）。

原因：電源平面相對于其回流地平面內縮可以有效抑制邊緣輻射問題。

原則6：布線層的投影平面應該在其回流平面層區(qū)域內。

原因：布線層如果不在回流平面層的投影區(qū)域內，會導致邊緣輻射問題，并且導致信號回路面積增大，從而導致差模輻射增大。

原則7：多層板中，單板TOP、BOTTOM層盡量無大于50MHZ的信號線，

原因：最好將高頻信號走在兩個平面層之間，以抑制其對空間的輻射。

原則8：對于板級工作頻率大于50MHz的單板，若第二層與倒數第二層為布線層，則TOP和BOOTTOM層應鋪接地銅箔。

原因：最好將高頻信號走在兩個平面層之間，以抑制其對空間的輻射。

原則9：多層板中，單板主工作電源平面（使用最廣泛的電源平面）應與其地平面緊鄰。

原因：電源平面和地平面相鄰可以有效地減小電源電路回路面積。

原則 10：在單層板中，電源走線附近必須有地線與其緊鄰、平行走線。

原因：減小電源電流回路面積。

原則 11：在雙層板中，電源走線附近必須有地線與其緊鄰、平行走線。

原因：減小電源電流回路面積。

原則 12：在分層設計時，盡量避免布線層相鄰的設臵。如果無法避免布線層相鄰，應該適當拉大兩布線層之間的層間距，縮小布線層與其信號回路之間的層間距。

原因：相鄰布線層上的平行信號走線會導致信號串擾。

原則 13：相鄰平面層應避免其投影平面重疊。

原因：投影重疊時，層與層之間的耦合電容會導致各層之間的噪聲互相耦合。

原則14：PCB布局設計時，應充分遵守沿信號流向直線放臵的設計原則，盡量避免來回環(huán)繞。

原因：避免信號直接耦合，影響信號質量。

原則 15：多種模塊電路在同一 PCB 上放臵時，數字電路與模擬電路、高速與低速電路應分開布局。

原因：避免數字電路、模擬電路、高速電路以及低速電路之間的互相干擾。

原則 16：當線路板上同時存在高、中、低速電路時，應該遵從高、中速電路遠離接口。

原因：避免高頻電路噪聲通過接口向外輻射。

原則17：存在較大電流變化的單元電路或器件（如電源模塊：的輸入輸出端、風扇及繼電器）附近應放臵儲能和高頻濾波電容。

原因：儲能電容的存在可以減小大電流回路的回路面積。

原則 18：線路板電源輸入口的濾波電路應靠近接口放臵，

原因：避免已經經過了濾波的線路被再次耦合。

原則19：在PCB板上，接口電路的濾波、防護以及隔離器件應該靠近接口放臵。

原因：可以有效的實現防護、濾波和隔離的效果。

原則 20：如果接口處既有濾波又有防護電路，應該遵從先防護后濾波的原則。

原因：防護電路用來進行外來過壓和過流抑制，如果將防護電路放臵在濾波電路之后，濾波電路會被過壓和過流損壞。

原則21：布局時要保證濾波電路（濾波器）、隔離以及防護電路的輸入輸出線不要相互耦合。

原因：上述電路的輸入輸出走線相互耦合時會削弱濾波、隔離或防護效果。

原則22：單板上如果設計了接口“干凈地”，則濾波、隔離器件應放臵在“干凈地”和工作地之間的隔離帶上。

原因：避免濾波或隔離器件通過平面層互相耦合，削弱效果。

原則 23：“干凈地”上，除了濾波和防護器件之外，不能放臵任何其他器件。

原因：“干凈地”設計的目的是保證接口輻射最小，并且“干凈地”極易被外來干擾耦合，所以“干凈地”上不要有其他無關的電路和器件。

原則 24：晶體、晶振、繼電器、開關電源等強輻射器件遠離單板接口連接器至少1000mil。

原因：將干擾會直接向外輻射或在外出電纜上耦合出電流來向外輻射。

原則25：敏感電路或器件（如復位電路、：WATCHDOG電路等）遠離單板各邊緣特別是單板接口側邊緣至少1000mil。

原因：類似于單板接口等地方是最容易被外來干擾（如靜電）耦合的地方，而像復位電路、看門狗電路等敏感電路極易引起系統(tǒng)的

誤操作。

原則26：為IC濾波的各濾波電容應盡可能靠近芯片的供電管腳放臵。

原因：電容離管腳越近，高頻回路面積越小，從而輻射越小。

原則 27：對于始端串聯(lián)匹配電阻，應靠近其信號輸出端放臵。

原因：始端串聯(lián)匹配電阻的設計目的是為了芯片輸出端的輸出阻抗與串聯(lián)電阻的阻抗相加等于走線的特性阻抗，匹配電阻放在末端，無法滿足上述等式。

原則28：PCB走線不能有直角或銳角走線。

原因：直角走線導致阻抗不連續(xù)，導致信號發(fā)射，從而產生振鈴或過沖，形成強烈的EMI輻射。

原則 29：盡可能避免相鄰布線層的層設臵，無法避免時，盡量使兩布線層中的走線相互垂直或平行走線長度小于1000mil。

原因：減小平行走線之間的串擾。

原則 30：如果單板有內部信號走線層，則時鐘等關鍵信號線布在內層（優(yōu)先考慮優(yōu)選布線層）。

原因：將關鍵信號布在內部走線層可以起到屏蔽作用。

原則 31：時鐘線兩側建議包地線，包地線每隔 3000mil 打接地過孔。

原因：保證包地線上各點電位相等。

原則 32：時鐘、總線、射頻線等關鍵信號走線和：其他同層平行走線應滿足 3W 原則。

原因：避免信號之間的串擾。

原則33：電流≥1A的電源所用的表貼保險絲、磁珠、電感、鉭電容的焊盤應不不少于兩個過孔接到平面層。

原因：減小過孔等效阻抗。

原則34：差分信號線應同層、等長、并行走線，保持阻抗一：致，差分線間無其它走線。

原因：保證差分線對的共模阻抗相等，提高其抗干擾能力。

原則 35：關鍵信號走線一定不能跨分割區(qū)走線（包括過孔、焊盤導致的參考平面間隙）。

原因：跨分割區(qū)走線會導致信號回路面積的增大。

原則 36：信號線跨其回流平面分割地情況不可避免時，建議在信號跨分割附近采用橋接電容方式處理，電容取值為1nF。

原因：信號跨分割時，常常會導致其回路面積增大，采用橋接地方式是人為的為其設臵信號回路。

原則 37：單板上的濾波器（濾波電路）下方不要有其他無關信號走線。

原因：分布電容會削弱濾波器的濾波效果。

原則 38：濾波器（濾波電路）的輸入、輸出信號線不能相互平行、交叉走線。

原因：避免濾波前后的走線直接噪聲耦合。

原則39：關鍵信號線距參考平面邊沿≥3H（H為線距離參考平面的高度）。

原因：抑制邊緣輻射效應。

原則 40：對于金屬外殼接地元件，應在其投影區(qū)的頂層上鋪接地銅皮。

原因：通過金屬外殼和接地銅皮之間的分布電容來抑制其對外輻射和提高抗擾度。

原則 41：在單層板或雙層板中，布線時應該注意“回路面積最小化”設計。

原因：回路面積越小、回路對外輻射越小，并且抗干擾能力越強。

原則 42：信號線（特別是關鍵信號線）換層時，應在其換層過孔附近設計地過孔。

原因：可以減小信號回路面積。

原則 43：時鐘線、總線、射頻線等：強輻射信號線遠離接口外出信號線。

原因：避免強輻射信號線上的干擾耦合到外出信號線上，向外輻射。

原則 44：敏感信號線如復位信號線、片選信號線、系統(tǒng)控制信號等遠離接口外出信號線。

原因：接口外出信號線常常帶進外來干擾，耦合到敏感信號線時會導致系統(tǒng)誤操作。

原則 45：在單面板和雙面板中，濾波電容的走線應先經濾波電容濾波，再到器件管腳。

原因：使電源電壓先經過濾波再給IC供電，并且IC回饋給電源的噪聲也會被電容先濾掉。

原則 46：在單面板或雙面板中，如果電源線走線很長，應每隔 3000mil 對地加去耦合電容，電容取值為10uF＋1000pF。

原因：濾除電源線上地高頻噪聲。

原則 47：濾波電容的接地線和接電源線應該盡可能粗、短。

原因：等效串聯(lián)電感會降低電容的諧振頻率，削弱其高頻濾波效果

責任編輯：ct