chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文讀懂PCB疊層設(shè)計

云創(chuàng)硬見 ? 來源:云創(chuàng)硬見 ? 作者:電子工程師筆記 ? 2020-04-13 09:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

總的來說疊層設(shè)計主要要遵從兩個規(guī)矩:

1. 每個走線層都必須有一個鄰近的參考層(電源或地層);

2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到八層板的疊層來進(jìn)行示例講解:

一、單面PCB板和雙面PCB板的疊層

對于兩層板來說,由于板層數(shù)量少,已經(jīng)不存在疊層的問題??刂艵MI輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因是信號回路面積過大,不僅產(chǎn)生了較強(qiáng)的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關(guān)鍵信號的回路面積。

關(guān)鍵信號:從電磁兼容的角度考慮,關(guān)鍵信號主要指產(chǎn)生較強(qiáng)輻射的信號和對外界敏感的信號。能夠產(chǎn)生較強(qiáng)輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低于10KHz的低頻模擬設(shè)計中:

1)在同一層的電源走線以輻射狀走線,并最小化線的長度總和;

2)走電源、地線時,相互靠近;在關(guān)鍵信號線邊上布一條地線,這條地線應(yīng)盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當(dāng)信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取道這個回路,而不是其它地線路徑。

3)如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。

二、四層板的疊層

1. SIG-GND(PWR)-PWR (GND)-SIG;

2. GND-SIG(PWR)-SIG(PWR)-GND;

對于以上兩種疊層設(shè)計,潛在的問題是對于傳統(tǒng)的1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應(yīng)用于板上芯片較多的情況。這種方案可得到較好的SI性能,對于EMI性能來說并不是很好,主要要通過走線及其他細(xì)節(jié)來控制。主要注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現(xiàn)20H規(guī)則。

對于第二種方案,通常應(yīng)用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案PCB的外層均為地層,中間兩層均為信號 /電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內(nèi)層信號輻射。從EMI控制的角度看, 這是現(xiàn)有的最佳4層PCB結(jié)構(gòu)。

主要注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現(xiàn)串?dāng)_;適當(dāng)控制板面積,體現(xiàn)20H規(guī)則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅之間應(yīng)盡可能地互連在一起,以確保DC和低頻的連接性。

三、六層板的疊層

對于芯片密度較大、時鐘頻率較高的設(shè)計應(yīng)考慮6層板的設(shè)計,推薦疊層方式:

1.SIG-GND-SIG-PWR-GND-SIG;

對于這種方案,這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;

對于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優(yōu)點(diǎn),并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因?yàn)榈讓拥钠矫鏁暾?。因此,EMI性能要比第一種方案好。

小結(jié):對于六層板的方案,電源層與地層之間的間距應(yīng)盡量減小,以獲得好的電源、地耦合。但62mil的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設(shè)計時,遵循20H規(guī)則和鏡像層 規(guī)則設(shè)計

四、八層板的疊層

1、由于差的電磁吸收能力和大的電源阻抗導(dǎo)致這種不是一種好的疊層方式。它的結(jié)構(gòu)如下:

1.Signal 1 元件面、微帶走線層

2.Signal 2 內(nèi)部微帶走線層,較好的走線層(X方向)

3.Ground

4.Signal 3 帶狀線走線層,較好的走線層(Y方向)

5.Signal 4 帶狀線走線層

6.Power

7.Signal 5 內(nèi)部微帶走線層

8.Signal 6 微帶走線層

2、是第三種疊層方式的變種,由于增加了參考層,具有較好的EMI性能,各信號層的特性阻抗可以很好的控制

1.Signal 1 元件面、微帶走線層,好的走線層
2.Ground 地層,較好的電磁波吸收能力
3.Signal 2 帶狀線走線層,好的走線層
4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層
6.Signal 3 帶狀線走線層,好的走線層
7.Power 地層,具有較大的電源阻抗
8.Signal 4 微帶走線層,好的走線層

3、最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微帶走線層,好的走線層
2.Ground 地層,較好的電磁波吸收能力
3.Signal 2 帶狀線走線層,好的走線層
4.Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收 5.Ground 地層
6.Signal 3 帶狀線走線層,好的走線層
7.Ground 地層,較好的電磁波吸收能力
8.Signal 4 微帶走線層,好的走線層

對于如何選擇設(shè)計用幾層板和用什么方式的疊層,要根據(jù)板上信號網(wǎng)絡(luò)的數(shù)量,器件密度,PIN密度,信號的頻率,板的大小等許多因素。對于這些因素我們要綜 合考慮。對于信號網(wǎng)絡(luò)的數(shù)量越多,器件密度越大,PIN密度越大,信號的頻率越高的設(shè)計應(yīng)盡量采用多層板設(shè)計。為得到好的EMI性能最好保證每個信號層都 有自己的參考層。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54379

    瀏覽量

    469030
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4415

    文章

    23955

    瀏覽量

    426020
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    396

    文章

    4937

    瀏覽量

    95730
  • 可制造性設(shè)計
    +關(guān)注

    關(guān)注

    10

    文章

    2066

    瀏覽量

    16515
  • 疊層設(shè)計
    +關(guān)注

    關(guān)注

    0

    文章

    30

    瀏覽量

    6554
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3516

    瀏覽量

    6528
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    技術(shù)資訊 I PCB設(shè)計三大頑疾:規(guī)則亂、布線慢、偏——Allegro X Designer 的系統(tǒng)級解法

    的核心功能,從規(guī)則管理、布線效率、設(shè)計這三個方面入手,剖析貫穿整個設(shè)計流程的專業(yè)設(shè)計體系。本文要點(diǎn)keypoint看懂AllegroXDesigner系統(tǒng)級
    的頭像 發(fā)表于 03-27 16:44 ?6979次閱讀
    技術(shù)資訊 I <b class='flag-5'>PCB</b>設(shè)計三大頑疾:規(guī)則亂、布線慢、<b class='flag-5'>疊</b><b class='flag-5'>層</b>偏——Allegro X Designer 的系統(tǒng)級解法

    無線通信的“隱形骨架”:讀懂OSI七模型

    ,帶你快速理解OSI七的核心思想——分層。從物理到應(yīng)用,每一層負(fù)責(zé)什么?為什么說它是網(wǎng)絡(luò)通信的“圣經(jīng)”?如何用它來排查網(wǎng)絡(luò)故障?
    的頭像 發(fā)表于 03-16 09:41 ?399次閱讀
    無線通信的“隱形骨架”:<b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>讀懂</b>OSI七<b class='flag-5'>層</b>模型

    西門子PCB設(shè)計工具Z-planner Enterprise 2510版本的新增功能

    Z-planner Enterprise 是設(shè)計工具,專注于管理和優(yōu)化您的 PCB
    的頭像 發(fā)表于 01-04 16:17 ?388次閱讀
    西門子<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計工具Z-planner Enterprise 2510版本的新增功能

    天合光能鈣鈦礦/晶體硅電池效率及組件功率雙雙刷新世界紀(jì)錄

    (Fraunhofer ISE CalLab)權(quán)威認(rèn)證,最高轉(zhuǎn)換效率達(dá)到32.6%,刷新該尺寸電池效率世界紀(jì)錄。同時,基于此電池集成的面積為3.1 m2的工業(yè)化標(biāo)準(zhǔn)尺寸組件,經(jīng)
    的頭像 發(fā)表于 12-16 17:03 ?549次閱讀

    固態(tài)電容:小型化封裝,釋放PCB更多空間

    固態(tài)電容通過小型化封裝設(shè)計,顯著釋放PCB空間,同時保持高性能與可靠性,成為高密度電子系統(tǒng)的理想選擇。
    的頭像 發(fā)表于 12-05 16:15 ?861次閱讀

    電容是如何實(shí)現(xiàn)高頻噪聲抑制的?

    主題:求解電容的高頻秘訣:其工藝是如何實(shí)現(xiàn)極低ESL和高自諧振頻率的? 我們了解到超低ESR
    發(fā)表于 12-04 09:19

    晶科能源再度實(shí)現(xiàn)鈣鈦礦/TOPCon電池轉(zhuǎn)換效率突破

    %的最高轉(zhuǎn)換效率,實(shí)現(xiàn)了第32次打破電池效率和組件功率世界紀(jì)錄,標(biāo)志著其在下代鈣鈦礦技術(shù)領(lǐng)域取得重大進(jìn)展。
    的頭像 發(fā)表于 12-02 17:50 ?1763次閱讀

    固態(tài)電容的性能優(yōu)勢

    固態(tài)電容(MLPC)憑借其獨(dú)特的結(jié)構(gòu)設(shè)計與材料特性,在性能上展現(xiàn)出顯著優(yōu)勢,尤其在小型化、高頻特性、抗振性、高溫穩(wěn)定性及安全性方面表現(xiàn)突出,以下是詳細(xì)分析: 、小型化與高容量密度:突破空間限制
    的頭像 發(fā)表于 11-26 09:30 ?1016次閱讀

    貼片電感代理-電感的實(shí)際應(yīng)用

    電感,作為種基于多層陶瓷或磁性材料制成的電感元件,以其小型化、高頻特性好、品質(zhì)因數(shù)高、散熱性能好及抗干擾能力強(qiáng)等優(yōu)勢,在消費(fèi)電子、工業(yè)自動化及汽車電子等領(lǐng)域得到了廣泛應(yīng)用。以下將詳細(xì)闡述
    的頭像 發(fā)表于 08-22 17:38 ?1003次閱讀
    貼片電感代理-<b class='flag-5'>疊</b><b class='flag-5'>層</b>電感的實(shí)際應(yīng)用

    如何為EMC設(shè)計選擇PCB結(jié)構(gòu)

    在設(shè)計電磁兼容性(EMC)表現(xiàn)優(yōu)異的 PCB 時,結(jié)構(gòu)的選擇是需要掌握的核心概念之。
    的頭像 發(fā)表于 07-15 10:25 ?6773次閱讀
    如何為EMC設(shè)計選擇<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)

    Allegro Skill工藝輔助之導(dǎo)入模板

    PCB設(shè)計中,導(dǎo)入模板能夠確保設(shè)計的標(biāo)準(zhǔn)化和規(guī)范化,避免因手動設(shè)置參數(shù)而可能出現(xiàn)的錯誤或不
    的頭像 發(fā)表于 07-10 17:10 ?3477次閱讀
    Allegro Skill工藝輔助之導(dǎo)入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設(shè)計避坑指南

    ?當(dāng)產(chǎn)品工作溫度升高時,PCB是否出現(xiàn)意外故障?這些痛點(diǎn)很可能源自不合理的設(shè)計。當(dāng)我們面對越來越高速的電路設(shè)計,合理的結(jié)構(gòu)已成為項目
    的頭像 發(fā)表于 06-25 07:36 ?3119次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計避坑指南

    PCB設(shè)計避坑指南

    突然惡化 ?當(dāng)產(chǎn)品工作溫度升高時,PCB是否出現(xiàn) 意外故障 ?這些痛點(diǎn)很可能源自不合理的設(shè)計。 當(dāng)我們面對越來越高速的電路設(shè)計,合理的
    發(fā)表于 06-24 20:09

    天合光能再度刷新組件功率世界紀(jì)錄

    繼6月9日宣布鈣鈦礦/晶體硅30.6%組件效率及829W組件功率雙世界紀(jì)錄后,天合光能今日再傳喜訊——
    的頭像 發(fā)表于 06-13 15:58 ?1094次閱讀

    捷多邦專家解讀:如何選擇最優(yōu)PCB方案?

    PCB設(shè)計中,多層板的設(shè)計直接影響信號完整性、電源分配和EMC性能。合理的結(jié)構(gòu)不僅能提升電路板的可靠性,還能優(yōu)化生產(chǎn)成本。作為行業(yè)
    的頭像 發(fā)表于 05-11 10:58 ?910次閱讀