chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Laplacian算子的FPGA實(shí)現(xiàn)方法

姚小熊27 ? 來源:電路城論壇 ? 作者:Casper.T ? 2020-06-16 17:47 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在圖像處理系統(tǒng)中常需要對(duì)圖像進(jìn)行預(yù)處理。由于圖像處理的數(shù)據(jù)量大,對(duì)于實(shí)時(shí)性要求高的系統(tǒng), 采用軟件實(shí)現(xiàn)通常難以滿足實(shí)時(shí)性的要求。AlteraQuartusⅡ作為一種可編程邏輯的設(shè)計(jì)環(huán)境,由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口,越來越受 到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。QuartusⅡ支持Altera的IP核,包含了LPM/Megafunctions宏功能模塊庫,設(shè)計(jì)者只需要選取設(shè)置這些 功能模塊的相關(guān)參數(shù)就可以在程序中調(diào)用,從而使用戶可以充分利用成熟的模塊,大大簡化了設(shè)計(jì)的復(fù)雜性,加快了設(shè)計(jì)速度。

拉普拉斯算子是一種重要的圖像增強(qiáng)算子,它是一種各向同性濾波器,即濾波器的響應(yīng)與濾波器作用圖像的突變方向無關(guān),而且實(shí)現(xiàn)簡單,被廣泛用于圖像銳化和高頻增強(qiáng)等算法中。在此,提出一種使用QuartusⅡ開發(fā)環(huán)境的Megafunctions功能模塊實(shí)現(xiàn)拉普拉斯算子的方案,可以做到實(shí)時(shí)增強(qiáng)圖像的高頻細(xì)節(jié)。

1 、Laplacian算子介紹拉普拉斯算子是各向同性線性算子,二元函數(shù)f(x,y)的拉普拉斯變換定義為:

Laplacian算子的FPGA實(shí)現(xiàn)方法

基本高通濾波模板中所有系數(shù)的和為0,如果在模板所覆蓋的區(qū)域內(nèi)像素的灰度值都相同或者灰度值的變化較為緩慢.則模板的輸出為0或輸出很小。人們常用的高通提升濾波方法,就是將原圖像乘以一個(gè)放大因子A,再減去低通濾波圖像。高通提升濾波可以表示為: 高通提升濾波圖像=A×原圖像-低通濾波圖像=(A-1)×原圖像+原圖像-低通濾波圖像=(A-1)×原圖像+高通濾波圖像

Laplacian算子的FPGA實(shí)現(xiàn)方法

即:

式中:當(dāng)A=1時(shí),高通提升濾波就是基本的高通濾波;當(dāng)A》1時(shí),部分原圖像被加到高通濾波的結(jié)果上,這就恢復(fù)了部分高通濾波中丟失的低頻成分。因此,經(jīng)過高通提升濾波的圖像與原圖像更加相像,同時(shí)又對(duì)圖像的邊緣進(jìn)行了增強(qiáng)。進(jìn)行模板卷積的主要步驟為:

(1)將模板在圖中漫游,并將模板中心與圖中某個(gè)像素位置重合;

(2)將模板上系數(shù)與模板下對(duì)應(yīng)像素相乘;

(3)將所有乘積相加;

(4)將和(模板的輸出響應(yīng))賦給圖中對(duì)應(yīng)模板中心位置的像素。當(dāng)模板遍歷圖像中的每個(gè)像素就得到圖像濾波結(jié)果。實(shí)現(xiàn)Laplacian高通提升濾波的模板如圖1所示。

Laplacian算子的FPGA實(shí)現(xiàn)方法

文獻(xiàn)[2]的實(shí)驗(yàn)證明,使用圖1(a)所示掩模能得到更好的銳化效果,所以在硬件實(shí)現(xiàn)時(shí)使用該掩模。實(shí)驗(yàn)中取A=1。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1660

    文章

    22394

    瀏覽量

    635409
  • Laplacian
    +關(guān)注

    關(guān)注

    0

    文章

    3

    瀏覽量

    7048
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    一文掌握瑞芯微RK系列NPU算子支持全景:覆蓋6大平臺(tái),新增硬件加速算子,嵌入式AI開發(fā)不踩坑

    Operator List v2.0.0-beta》文檔,不僅更新了 6 大主流平臺(tái)的算子支持細(xì)節(jié),還新增了exSDPAttention、exMatMul 等硬件加速算子,為開發(fā)者提供了更清晰的開發(fā)指引。
    的頭像 發(fā)表于 02-06 16:33 ?915次閱讀
    一文掌握瑞芯微RK系列NPU<b class='flag-5'>算子</b>支持全景:覆蓋6大平臺(tái),新增硬件加速<b class='flag-5'>算子</b>,嵌入式AI開發(fā)不踩坑

    FPGA 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    的基礎(chǔ)概念和實(shí)踐方法。一、FPGA與MCU/MPU的區(qū)別MCU/MPU:順序執(zhí)行程序,CPU負(fù)責(zé)所有邏輯FPGA:可編程邏輯陣列,邏輯電路可按需求重新配置,實(shí)現(xiàn)
    的頭像 發(fā)表于 01-19 09:05 ?387次閱讀
    <b class='flag-5'>FPGA</b> 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    【ALINX 教程】FPGA Multiboot 功能實(shí)現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開發(fā)板上,通過? Multiboot ?實(shí)現(xiàn)多個(gè) bitstream 的存儲(chǔ)與動(dòng)態(tài)切換,并在配置失敗時(shí)自動(dòng)回退
    的頭像 發(fā)表于 01-05 15:41 ?1136次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能<b class='flag-5'>實(shí)現(xiàn)</b>——基于 ALINX Artix US+ AXAU25 開發(fā)板

    如何在TensorFlow Lite Micro中添加自定義操作符(2)

    上一篇中,小編給大家抽絲剝繭的介紹了在TFLm中實(shí)現(xiàn)一個(gè)算子所涉及的文件,以及每個(gè)文件的具體作用,包括:功能實(shí)現(xiàn),算子解析等。那么本篇就帶著大家一起看下注冊(cè)機(jī)制是怎么
    的頭像 發(fā)表于 12-26 10:53 ?1021次閱讀

    如何用FPGA控制ADV7513實(shí)現(xiàn)HDMI畫面顯示和音頻播放

    HDMI接口顯示使用DMT時(shí)序+TMDS編碼來實(shí)現(xiàn)。當(dāng)用FPGA控制HDMI的數(shù)據(jù)傳輸時(shí),通??梢圆捎眉僐TL實(shí)現(xiàn)TMDS算法或者使用專門的HDMI芯片(如ADV7513)這兩種方案來完成。本文主要是介紹如何用
    的頭像 發(fā)表于 12-02 11:05 ?6725次閱讀
    如何用<b class='flag-5'>FPGA</b>控制ADV7513<b class='flag-5'>實(shí)現(xiàn)</b>HDMI畫面顯示和音頻播放

    如何使用FPGA實(shí)現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA實(shí)現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過Verilog語言進(jìn)行編程設(shè)計(jì)。SRIO作為一種高速、低延遲的串行互連技術(shù),在高性能計(jì)算和嵌入式系統(tǒng)中廣
    的頭像 發(fā)表于 11-12 14:38 ?5715次閱讀
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>SRIO通信協(xié)議

    如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。在FPGA實(shí)現(xiàn)SRAM讀寫測試,包括設(shè)計(jì)SRA
    的頭像 發(fā)表于 10-22 17:21 ?4314次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實(shí)現(xiàn)</b>SRAM的讀寫測試

    FPGA測試DDR帶寬跑不滿的常見原因及分析方法

    FPGA 中測試 DDR 帶寬時(shí),帶寬無法跑滿是常見問題。下面我將從架構(gòu)、時(shí)序、訪問模式、工具限制等多個(gè)維度,系統(tǒng)梳理導(dǎo)致 DDR 帶寬跑不滿的常見原因及分析方法。
    的頭像 發(fā)表于 10-15 10:17 ?982次閱讀

    深入解析面向不同市場的多樣化Arm計(jì)算子系統(tǒng)

    如果你曾基于 Arm 技術(shù)開發(fā)過產(chǎn)品,很大機(jī)會(huì)已經(jīng)感受到了 Arm 計(jì)算子系統(tǒng) (Arm Compute Subsystems, Arm CSS) 所帶來的強(qiáng)勁性能。
    的頭像 發(fā)表于 09-06 14:09 ?991次閱讀
    深入解析面向不同市場的多樣化Arm計(jì)<b class='flag-5'>算子</b>系統(tǒng)

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5044次閱讀

    基于FPGA實(shí)現(xiàn)FOC算法之PWM模塊設(shè)計(jì)

    哈嘍,大家好,從今天開始正式帶領(lǐng)大家從零到一,在FPGA平臺(tái)上實(shí)現(xiàn)FOC算法,整個(gè)算法的框架如下圖所示,如果大家對(duì)算法的原理不是特別清楚的話,可以先去百度上學(xué)習(xí)一下,本教程著重介紹實(shí)現(xiàn)過程,弱化原理的介紹。那么本文將從PWM模塊
    的頭像 發(fā)表于 07-17 15:21 ?3467次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>FOC算法之PWM模塊設(shè)計(jì)

    基于Matlab與FPGA的雙邊濾波算法實(shí)現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來了,既考慮了位置,有考慮了相似度,對(duì)邊緣的保持比前幾個(gè)好很多,當(dāng)然實(shí)現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與FPGA設(shè)計(jì)實(shí)現(xiàn)雙邊
    的頭像 發(fā)表于 07-10 11:28 ?4514次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊濾波算法<b class='flag-5'>實(shí)現(xiàn)</b>

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    本設(shè)計(jì)中,計(jì)劃實(shí)現(xiàn)對(duì)文件的壓縮及解壓,同時(shí)優(yōu)化壓縮中所涉及的信號(hào)處理和計(jì)算密集型功能,實(shí)現(xiàn)對(duì)其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA實(shí)現(xiàn)該算法時(shí),可
    的頭像 發(fā)表于 07-10 11:09 ?2370次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    如何使用USB中斷傳輸方法訪問FPGA?

    我目前正在設(shè)計(jì)一個(gè)可以通過 CY7C65216 從 Windows PC 訪問 FPGA 的單元。 我正在考慮使用USB中斷傳輸方法訪問FPGA。 這可能嗎? 如果有,是否有任何示例軟件程序(驅(qū)動(dòng)程序、應(yīng)用程序)可供我參考? 我
    發(fā)表于 05-19 06:04

    基于易靈思國產(chǎn)FPGA Ti60F225 實(shí)現(xiàn)6目同步1080P實(shí)時(shí)成像系統(tǒng)

    基于FPGA實(shí)現(xiàn)單目的采集,并沒有什么難的。 但基于FPGA,實(shí)現(xiàn)多目的同步采集→存儲(chǔ)→顯示,就不是那么好做了。
    的頭像 發(fā)表于 03-04 12:00 ?2982次閱讀
    基于易靈思國產(chǎn)<b class='flag-5'>FPGA</b> Ti60F225 <b class='flag-5'>實(shí)現(xiàn)</b>6目同步1080P實(shí)時(shí)成像系統(tǒng)