來源：亞德諾半導(dǎo)體

乘法 DAC 是波形發(fā)生應(yīng)用的理想構(gòu)建模塊。因為乘法數(shù)模轉(zhuǎn)換器 (DAC) 的 R-2R 架構(gòu)非常適合低噪聲、低毛刺、快速建立的應(yīng)用。 從固定參考輸入電壓產(chǎn)生波形時，必須考慮一些重要的交流規(guī)格，包括建立時間、中間電平毛刺和數(shù)字 SFDR。 今天我們就來分析下這些與波形發(fā)生相關(guān)的重要 DAC 規(guī)格。

假設(shè) DAC 由真實的寬帶低阻抗信號源（參考電壓和接地引腳）驅(qū)動，那么它會迅速建立。因此，乘法 DAC 的壓擺率和建立時間主要由運算放大器決定。決定運算放大器交流性能的規(guī)格包括其輸入電容（必須保持最?。┖?3 dB 小信號帶寬。注意，運算放大器的帶寬之所以受限，是因為它必須驅(qū)動 DAC 反饋電阻這一較大負載。例如，10 kΩ 的反饋電阻就是一個相當(dāng)大的負載，它是決定電路配置帶寬的主要極點。

圖 1. 100 ns 建立時間

對于 R-2R 結(jié)構(gòu)，代碼變化引起的主要毛刺出現(xiàn)在圍繞中間電平發(fā)生 1 LSB 變化時。在一個 12 位系統(tǒng)中（如DACAD5444）， 中間電平變化是從 7FFH 至 800H或從 800H至 7FFH 的代碼 變化。如果毛刺很嚴重，可能會給電機 / 閥門 / 執(zhí)行器控制應(yīng)用帶來不利影響。當(dāng)乘法 DAC 試圖從 7FFH 變?yōu)?800H時，DAC 的 MSB 切換速度低于其它位的切換速度。因此， 在 MSB 切換至 1 前的幾納秒內(nèi)，DAC 看到的是 000H。圖2 中的黃色曲線顯示的就是這種情況 ；在 MSB 切換并將 DAC 輸出拉回 800H之前，輸出朝 0 V 變化。

圖 2. 中間電平毛刺

無雜散動態(tài)范圍 (SFDR) 指 DAC 的可用動態(tài)范圍，超出此范圍，雜散噪聲就會干擾基波信號或使其失真。SFDR 衡量基波與 DC 至全奈奎斯特帶寬（DAC 采樣速率的一半） 范圍內(nèi)的最大諧波或非諧波相關(guān)雜散的幅值之差。窄帶 SFDR 衡量任意窗口范圍內(nèi)的 SFDR。理想正弦波的每個周期有無數(shù)個點。然而，用數(shù)字方式產(chǎn)生的正弦波受固定更新速率和 DAC 分辨率的限制。每個周期的點數(shù)由下式給出 ：

其中 ：

N = 采樣點數(shù)

Clock = DAC 的更新速率

fOUT= 所產(chǎn)生波形的輸出頻率

圖3 所示為使用 12 位 AD5444 產(chǎn)生的更新速率為 1 MHz 的 20 kHz 正弦波，每個周期有 50 個采樣點。AD5444 的最大更新速率為 2.7 MSPS。若要產(chǎn)生采樣點更多的波形，必須使用更快的更新速率。并行接口的 AD5445 提供 20 MSPS 的最大更新速率。

圖3. 寬帶 SFDR，fOUT = 20 kHz，時鐘 = 1 MHz