chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Samsung Foundry推出第一款采用FinFET晶體管結(jié)構(gòu)的14nm工藝芯片

lhl545545 ? 來源:芯智訊 ? 作者:浪客劍 ? 2020-09-14 15:18 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

毫無疑問,臺積電目前是晶圓代工市場的老大,其最新的5nm工藝已經(jīng)量產(chǎn),并且獨(dú)家拿下了蘋果A14處理器的訂單。不過,近兩年三星也在不斷的發(fā)力晶圓代工業(yè)務(wù),不僅投入大筆資金建設(shè)先進(jìn)的晶圓廠,同時(shí)也在工藝制程上加速的追趕。雖然,目前三星在市場份額上與臺積電有著很大的差距,但是技術(shù)上的差距正在縮小。去年,臺積電的創(chuàng)始人張忠謀在接受媒體采訪時(shí)也表示,“臺積電跟三星的戰(zhàn)爭絕對還沒結(jié)束,我們只是贏了一兩場battle(戰(zhàn)役),整個(gè)war(戰(zhàn)爭)還沒有贏?!?/p>

在2020世界人工智能大會期間的“萬物智聯(lián)·芯火燎原”人工智能芯片創(chuàng)新主題論壇上,三星電子高級副總裁Moonsoo Kang介紹了三星Foundry是如何通過提供最佳的Silicon(硅)解決方案來幫助AI芯片實(shí)現(xiàn)的。同時(shí),他也介紹了三星Foundry在晶圓代工領(lǐng)域的概況及最新的進(jìn)展。

▲Moonsoo Kang是Samsung Foundry市場戰(zhàn)略團(tuán)隊(duì)負(fù)責(zé)人,負(fù)責(zé)與工藝技術(shù)、設(shè)計(jì)IP和封裝解決方案有關(guān)的Samsung Foundry的戰(zhàn)略規(guī)劃和路線圖

眾所周知,近年來人工智能技術(shù)發(fā)展迅猛,而對于人工智能來說,算力是極為重要的關(guān)鍵因素之一。而對于人工智能計(jì)算來說,最開始的載體是通用型CPU,因?yàn)槠湎鄬τ贏I計(jì)算來說,非常的靈活。但是隨著AI對于算力要求的越來越高,GPU開始成為了AI訓(xùn)練的首選計(jì)算架構(gòu),因?yàn)槠湎啾菴PU來說,更加的高效。而現(xiàn)在,相比GPU更加高效的定制型AI芯片開始逐漸成為了AI計(jì)算架構(gòu)的首選。

目前,CPU仍占據(jù)當(dāng)今數(shù)據(jù)中心AI推理(Inference)應(yīng)用市場的主導(dǎo)地位,同時(shí)在數(shù)據(jù)中心AI訓(xùn)練應(yīng)用市場,GPU則占據(jù)著主導(dǎo)地位。但是,根據(jù)研究機(jī)構(gòu)的數(shù)據(jù)顯示,預(yù)計(jì)到到2025年,定制型AI芯片將占據(jù)數(shù)據(jù)中心AI推理應(yīng)用市場40%的份額,在數(shù)據(jù)中心AI訓(xùn)練應(yīng)用市場,AI芯片的份額將達(dá)到50%。

半導(dǎo)體芯片領(lǐng)域,我們可以看到的另一個(gè)趨勢則是,高端制程的邏輯工藝變得越來越昂貴,先進(jìn)工藝的硅片制造成本越來越高,這也使得先進(jìn)技術(shù)節(jié)點(diǎn)的芯片設(shè)計(jì)成本也隨之迅速增加。此外,并非采用先進(jìn)的工藝,所有SoC內(nèi)部的模塊都能以相同的方式體驗(yàn)高級技術(shù)節(jié)點(diǎn)的好處?;诖?,將傳統(tǒng)的SoC芯片分解成分為多個(gè)小芯片(Chiplet),每個(gè)小芯片可以根據(jù)不同的需求選擇不同的制程工藝,然后通過先進(jìn)的封裝技術(shù)將其封裝在一起,這將使得芯片變得更加的高效和經(jīng)濟(jì)。

基于這兩大趨勢,Samsung Foundry也針對性的提供了相應(yīng)的工藝、IP和封裝技術(shù)來助力AI行業(yè)。

Moonsoo Kang首先介紹了Samsung Foundry在開發(fā)硅片先進(jìn)制程技術(shù)方面的歷史。比如,在行業(yè)中率先在32/28nm工藝上引進(jìn)了High-K金屬柵極技術(shù);隨后又在Foundry行業(yè)中領(lǐng)先推出第一款采用FinFET晶體管結(jié)構(gòu)的14nm工藝芯片;第一款基于EUV光罩技術(shù)的量產(chǎn)7nm芯片;三星還全球率先在3nm技術(shù)中引入全環(huán)柵極晶體管技術(shù)(Gate-all-around transistor,簡稱GAA)。

Moonsoo Kang表示,硅晶體管多年其就已從平面(Planar)演變到立體的FinFET,來實(shí)現(xiàn)更好的面積和電壓減縮,現(xiàn)在為了進(jìn)一步改善并克服FinFET的短通道效應(yīng),Samsung Foundry引入了全環(huán)柵極的新型晶體管架構(gòu)(GAA),借助這項(xiàng)新技術(shù),可以進(jìn)一步降低晶體管的工作電壓,從而實(shí)現(xiàn)更節(jié)能的計(jì)算,這對于AI應(yīng)用至關(guān)重要。同樣,對于GAA器件,器件寬度會隨著納米片(Nano sheet)通道的垂直堆疊的增加而增加,因此可以實(shí)現(xiàn)性能提升的同時(shí),而不會造成面積損失。這項(xiàng)技術(shù)可較小的硅片面積中實(shí)現(xiàn)更低的能耗和更多的計(jì)算能力,作為差別化的技術(shù)開發(fā)。

根據(jù)三星此前公布的數(shù)據(jù)顯示,三星電子已經(jīng)成功攻克了3nm和1nm工藝所使用的GAA工藝技術(shù),其將在2021年推出基于3nm GAA工藝,相比現(xiàn)有的7nm工藝來說,可實(shí)現(xiàn)芯片面積減少45%,功耗降低50%或性能提高35%,預(yù)計(jì)將于2022年開啟大規(guī)模量產(chǎn)。

此外,三星還擁有特殊工藝技術(shù)來提供差別化的解決方案。比如開發(fā)了28nm FD-SOI工藝,并提供了嵌入式非易失性存儲器解決方案,包括eFlash和eMRAM。并且三星還正在18nm節(jié)點(diǎn)上開發(fā)第二代FD-SOI技術(shù)。此外,三星還在FD-SOI工藝上提供eNVM解決方案,以實(shí)現(xiàn)最終的低功耗應(yīng)用。

“我們的FD-SOI技術(shù)為節(jié)能解決方案提供了平臺,并且,借助嵌入式非易失性存儲器(如eFlash和eMRAM),有可能實(shí)現(xiàn)模擬類型的內(nèi)存計(jì)算,與傳統(tǒng)的基于數(shù)字邏輯的計(jì)算架構(gòu)相比,其功耗更低、面積更小、處理速度更快。”Moonsoo Kang介紹到。

但是,僅僅依靠先進(jìn)的靠硅制程技術(shù)并不一定能提供出色的芯片,要制造出具有競爭力的芯片,還需要其他優(yōu)秀的設(shè)計(jì)IP組合。

對此,Samsung Foundry提供了全套的設(shè)計(jì)IP來支持AI和HPC應(yīng)用以及移動應(yīng)用,比如,各種內(nèi)存接口IP(例如HBM2/2e,GDDR6,DDR5/4和LPDDR5/4)、最高速度可達(dá)112G的Serdes IP、高速接口(例如PCIe,MIPIUSB)、Die-to-die接口串行和并行類型。

Moonsoo Kang表示,這些IP并非都是由我們的IP合作伙伴或Samsung Foundry內(nèi)部開發(fā),并經(jīng)過所有測試和硅驗(yàn)證的。

此外,封裝技術(shù)也是Samsung Foundry的技術(shù)解決方案的一部分。正如前面提到的,隨著異構(gòu)整合、Chiplet的發(fā)展,先進(jìn)封裝技術(shù)正成為推動芯片產(chǎn)業(yè)發(fā)展的關(guān)鍵技術(shù)。Samsung Foundry提供并繼續(xù)開發(fā)各種針對AI產(chǎn)品優(yōu)化的封裝解決方案。

比如,可提供使用硅片和RDL中介層(interposer)連接邏輯和高帶寬存儲器,或邏輯和邏輯芯片的2.5D水平方向集成解決方案。該2.5D集成解決方案可從4個(gè)HBM集成進(jìn)一步擴(kuò)展到6和多于8個(gè)HBM集成。此外,Samsung Foundry還提供3D-TSV芯片堆疊集成解決方案,其中一個(gè)芯片位于另一個(gè)芯片的頂部,以實(shí)現(xiàn)極高的帶寬。隨著焊盤間距小至10um,3D集成解決方案將進(jìn)一步擴(kuò)展到晶圓對晶圓鍵合和芯片對晶圓技術(shù)。

對于AI芯片來說,性能尤為重要,但是功耗也是一個(gè)關(guān)鍵,尤其是對于耗電量巨大的數(shù)據(jù)中心類型的AI芯片而言。因此需要提供優(yōu)秀的電源完整性(PI)解決方案。

隨著計(jì)算能力的提高,開關(guān)噪聲或功率紋波成為關(guān)鍵問題,作為一種解決方案,晶體管附近的高密度硅電容器可以減少電源噪聲并提高PI。Samsung Foundry提供了各種電容器解決方案來幫助增強(qiáng)PI,具有高電容密度的集成堆棧電容器(Integrated Stack Capacitor)可以集成在硅片中介層內(nèi)部或作為分立芯片。集成的堆棧電容器可以顯著改善輸電網(wǎng)絡(luò)的峰值阻抗和電壓降(如下圖片所示)。還提Samsung Foundry供MIM(金屬絕緣體金屬)電容器和EPS(嵌入式無源基板),以進(jìn)一步增強(qiáng)電源完整性。

以上,我們介紹了Samsung Foundry的硅工藝技術(shù),設(shè)計(jì)IP和封裝技術(shù),但是,這些技術(shù)組件不只是作為離散組件提供,它們是一個(gè)完整且客戶友好的生態(tài)系統(tǒng),簡稱為SAFE(Samsung Advanced Foundry Ecosystem),可提供“一站式”解決方案。

Moonsoo Kang表示,百度的昆侖AI芯片就是采用了三星SAFE平臺,成功開發(fā)了出了同類最佳的AI芯片,該產(chǎn)品采用了Samsung Foundry的14nm邏輯工藝,SAFE可靠的IP解決方案和設(shè)計(jì)方法和HBM一起構(gòu)建在2.5D硅片中介層PKG。

根據(jù)此前的資料顯示,百度昆侖AI芯片基于三星14nm工藝,支持PCIE 4.0*8,內(nèi)建HBM內(nèi)存、512GB/s內(nèi)存帶寬,性能高達(dá)260TOPS,功耗僅150W。去年下半年百度昆侖AI芯片就已成功流片,目前已經(jīng)成功量產(chǎn),并應(yīng)用于百度的智能云業(yè)務(wù)。
責(zé)任編輯:pj

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    463

    文章

    54369

    瀏覽量

    468949
  • AI
    AI
    +關(guān)注

    關(guān)注

    91

    文章

    40908

    瀏覽量

    302497
  • 人工智能
    +關(guān)注

    關(guān)注

    1819

    文章

    50284

    瀏覽量

    266810
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    技術(shù)報(bào)告 | Gate 和 Fin Space Variation 對應(yīng)力調(diào)制及 FinFET 性能的影響

    (FinPitch);機(jī)械應(yīng)力;晶體管性能概述先進(jìn)CMOS工藝節(jié)點(diǎn)的器件縮微正面臨愈發(fā)嚴(yán)峻的挑戰(zhàn),究其原因在于光刻工藝的固有局限,以及三維晶體管集成方案的復(fù)雜度攀升。這
    的頭像 發(fā)表于 01-22 15:03 ?632次閱讀
    技術(shù)報(bào)告 |  Gate 和 Fin Space Variation 對應(yīng)力調(diào)制及 <b class='flag-5'>FinFET</b> 性能的影響

    國產(chǎn)芯片真的 “穩(wěn)” 了?這家企業(yè)的 14nm 制程,已經(jīng)悄悄滲透到這些行業(yè)…

    最近扒了扒國產(chǎn)芯片的進(jìn)展,發(fā)現(xiàn)中芯國際(官網(wǎng)鏈接:https://www.smics.com)的 14nm FinFET 制程已經(jīng)不是 “實(shí)驗(yàn)室技術(shù)” 了 —— 從消費(fèi)電子的中端處理器,到汽車電子
    發(fā)表于 11-25 21:03

    電壓選擇晶體管應(yīng)用電路第二期

    電壓選擇晶體管應(yīng)用電路第二期 以前發(fā)表過關(guān)于電壓選擇晶體管結(jié)構(gòu)和原理的文章,這期我將介紹下電壓選擇
    發(fā)表于 11-17 07:42

    AI如何重塑模擬和數(shù)字芯片工藝節(jié)點(diǎn)遷移

    工藝技術(shù)的持續(xù)演進(jìn),深刻塑造了當(dāng)今的半導(dǎo)體產(chǎn)業(yè)。從早期的平面晶體管到鰭式場效應(yīng)晶體管FinFET),再到最新的全環(huán)繞柵極(GAA)架構(gòu),每
    的頭像 發(fā)表于 10-24 16:28 ?1571次閱讀
    AI如何重塑模擬和數(shù)字<b class='flag-5'>芯片</b><b class='flag-5'>工藝</b>節(jié)點(diǎn)遷移

    18A工藝大單!英特爾將代工微軟AI芯片Maia 2

    。 ? 英特爾18A工藝堪稱芯片制造領(lǐng)域的項(xiàng)重大突破,處于業(yè)界2納米級節(jié)點(diǎn)水平。它采用了兩項(xiàng)極具創(chuàng)新性的基礎(chǔ)技術(shù)——RibbonFET全環(huán)繞柵極
    的頭像 發(fā)表于 10-21 08:52 ?6010次閱讀

    晶體管的基本結(jié)構(gòu)和發(fā)展歷程

    滲透到人們衣食住行的各個(gè)領(lǐng)域。本章將圍繞集成電路的核心器件 —— 晶體管展開,闡述其如何憑借優(yōu)異性能與不斷演進(jìn)的結(jié)構(gòu),成為信息時(shí)代不可或缺的重要推動力。
    的頭像 發(fā)表于 09-22 10:53 ?1893次閱讀
    <b class='flag-5'>晶體管</b>的基本<b class='flag-5'>結(jié)構(gòu)</b>和發(fā)展歷程

    多值電場型電壓選擇晶體管結(jié)構(gòu)

    多值電場型電壓選擇晶體管結(jié)構(gòu) 為滿足多進(jìn)制邏輯運(yùn)算的需要,設(shè)計(jì)了一款多值電場型電壓選擇晶體管??刂贫M(jìn)制電路通斷需要二進(jìn)制邏輯門電路,實(shí)際上是對電壓的
    發(fā)表于 09-15 15:31

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+半導(dǎo)體芯片產(chǎn)業(yè)的前沿技術(shù)

    。 叉行片:連接并集成兩個(gè)晶體管NFET和PFET,它們之間同時(shí)被放置層不到10nm的絕緣膜,放置缺陷的發(fā)生。 CFET:屬于下晶體管
    發(fā)表于 09-15 14:50

    【「AI芯片:科技探索與AGI愿景」閱讀體驗(yàn)】+工藝創(chuàng)新將繼續(xù)維持著摩爾神話

    。那該如何延續(xù)摩爾神話呢? 工藝創(chuàng)新將是其途徑之芯片中的晶體管結(jié)構(gòu)正沿著摩爾定律指出的方向
    發(fā)表于 09-06 10:37

    Nexperia推出采用銅夾片封裝的雙極性晶體管

    基礎(chǔ)半導(dǎo)體器件領(lǐng)域的高產(chǎn)能生產(chǎn)專家Nexperia(安世半導(dǎo)體)近日宣布擴(kuò)展其雙極性晶體管(BJT)產(chǎn)品組合,推出12采用銅夾片封裝(CFP15B)的MJD式樣的雙極性
    的頭像 發(fā)表于 07-18 14:19 ?2702次閱讀

    體硅FinFET和SOI FinFET的差異

    在半導(dǎo)體制造領(lǐng)域,晶體管結(jié)構(gòu)的選擇如同建筑中的地基設(shè)計(jì),直接決定了芯片的性能上限與能效邊界。當(dāng)制程節(jié)點(diǎn)推進(jìn)到22nm以下時(shí),傳統(tǒng)平面晶體管
    的頭像 發(fā)表于 06-25 16:49 ?2501次閱讀
    體硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差異

    代高速芯片晶體管解制造問題解決了!

    在半導(dǎo)體工藝演進(jìn)到2nm,1nm甚至0.7nm等節(jié)點(diǎn)以后,晶體管結(jié)構(gòu)該如何演進(jìn)?2017年,im
    發(fā)表于 06-20 10:40

    無結(jié)場效應(yīng)晶體管器件結(jié)構(gòu)工藝

    現(xiàn)有的晶體管都是基于 PN 結(jié)或肖特基勢壘結(jié)而構(gòu)建的。在未來的幾年里,隨著CMOS制造技術(shù)的進(jìn)步,器件的溝道長度將小于 10nm。在這么短的距離內(nèi),為使器件能夠工作,將采用非常高的摻雜濃度梯度。
    的頭像 發(fā)表于 06-18 11:43 ?1434次閱讀
    無結(jié)場效應(yīng)<b class='flag-5'>晶體管</b>器件<b class='flag-5'>結(jié)構(gòu)</b>與<b class='flag-5'>工藝</b>

    薄膜晶體管技術(shù)架構(gòu)與主流工藝路線

    導(dǎo)語薄膜晶體管(TFT)作為平板顯示技術(shù)的核心驅(qū)動元件,通過材料創(chuàng)新與工藝優(yōu)化,實(shí)現(xiàn)了從傳統(tǒng)非晶硅向氧化物半導(dǎo)體、柔性電子的技術(shù)跨越。本文將聚焦于薄膜晶體管制造技術(shù)與前沿發(fā)展。
    的頭像 發(fā)表于 05-27 09:51 ?3225次閱讀
    薄膜<b class='flag-5'>晶體管</b>技術(shù)架構(gòu)與主流<b class='flag-5'>工藝</b>路線

    LP395 系列 36V 功率晶體管數(shù)據(jù)手冊

    LP395 是一款具有完全過載保護(hù)的快速單片晶體管。這非常 片上包括高增益晶體管、電流限制、功率限制和熱 過載保護(hù),使其幾乎難以因任何類型的過載而銷毀。適用于 該器件采用環(huán)氧樹脂 TO
    的頭像 發(fā)表于 05-15 10:36 ?788次閱讀
    LP395 系列 36V 功率<b class='flag-5'>晶體管</b>數(shù)據(jù)手冊