chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀(guān)看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vivado使用技巧分享:OOC綜合技術(shù)運(yùn)行流程

電子設(shè)計(jì) ? 來(lái)源:CSDN 博主 ? 作者:FPGADesigner的博客 ? 2021-01-02 09:03 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

創(chuàng)建綜合運(yùn)行
一個(gè)“運(yùn)行(run)”是指定義和配置設(shè)計(jì)在綜合過(guò)程中的各方面,包括:使用 的Xilinx器件、應(yīng)用的約束集、啟動(dòng)單個(gè)或多個(gè)綜合的選項(xiàng)、控制綜合引擎結(jié)果的選項(xiàng)。點(diǎn)擊Flow菜單中的Create Funs,或在Design Runs窗口中:

o4YBAF9uIvaAJx_cAABLFGO4fo4358.png

點(diǎn)擊工具欄中的+,即可打開(kāi)新建運(yùn)行窗口:

pIYBAF9uIviATYemAACONvLvDRU169.png

選擇Synthesis,點(diǎn)擊Next,打開(kāi)配置綜合運(yùn)行的窗口:

pIYBAF9uIvmAPVxqAABnSnw_Kno694.png

設(shè)置名稱(chēng)、約束集、器件和策略,如果希望該運(yùn)行為激活狀態(tài),則選中Make Active。運(yùn)行的默認(rèn)名稱(chēng)為synth_1、synth_2等等。點(diǎn)擊Next彈出啟動(dòng)運(yùn)行窗口:

pIYBAF9uIvqAOmfuAABdFjij23U942.png

Launch directory選擇啟動(dòng)運(yùn)行的目錄;Number of jobs設(shè)置了可以同時(shí)啟動(dòng)多少個(gè)運(yùn)行(run);Generate scripts only表示僅生成運(yùn)行腳本(Windows下為bat文件,Linux下為sh文件);Do not launch now只會(huì)保存先前的設(shè)置,暫時(shí)不會(huì)啟動(dòng)運(yùn)行。運(yùn)行的相關(guān)情況都顯示在Design Runs窗口中。

o4YBAF9uIvyAEpA-AABMQ7HyC0Q273.png

該窗口顯示了工程中所有的綜合和實(shí)現(xiàn)運(yùn)行,進(jìn)行配置、管理和啟動(dòng)。一個(gè)綜合運(yùn)行可以包含多個(gè)實(shí)現(xiàn)運(yùn)行,窗口中報(bào)告了相關(guān)的運(yùn)行狀態(tài)(not started、in progress、complete或out-of-date)。修改源文件、約束或工程設(shè)置都會(huì)導(dǎo)致?tīng)顟B(tài)變?yōu)閛ut-of-date。

雖然可以有多個(gè)綜合和實(shí)現(xiàn)運(yùn)行,但是都只能有一個(gè)為active狀態(tài),所有 的報(bào)告顯示的都是active運(yùn)行的相關(guān)信息。比如Project Summary窗口中的編譯、資源等總結(jié)信息都屬于當(dāng)前狀態(tài)為active的運(yùn)行。選擇一個(gè)運(yùn)行,右鍵->Make Active可以設(shè)置活躍狀態(tài)。

同樣,F(xiàn)low Navigator和Flow菜單中的Run Synthesis也是啟動(dòng)狀態(tài)為Active的運(yùn)行。如果需要啟動(dòng)其它運(yùn)行,只能通過(guò)Design Runs窗口。

使用OOC綜合技術(shù)
OOC(Out-of-context)是Vivado提供的一項(xiàng)技術(shù),選擇將HDL對(duì)象當(dāng)作一個(gè)隔離模塊運(yùn)行,完成自底向上的綜合流程。OOC具有如下特點(diǎn):

  • 底層的OOC模塊相對(duì)于頂層模塊獨(dú)立運(yùn)行,并且擁有自己的約束集合;
  • 運(yùn)行了OOC模塊之后,再運(yùn)行頂層模塊綜合時(shí)可以直接調(diào)用OOC綜合結(jié)果,而不需要重新運(yùn)行一次綜合(除非修改了RTL設(shè)計(jì)或約束)。

由于不需要每次綜合時(shí)都運(yùn)行整個(gè)設(shè)計(jì),這項(xiàng)技術(shù)可以大大減少頂層模塊的綜合運(yùn)行時(shí)間。IP核就是典型的采用OOC技術(shù)的代表,配置好IP核后可以選擇綜合模式為global(與頂層設(shè)計(jì)一起綜合)或Out-of-context(作為獨(dú)立模塊綜合),最好的做法就是選擇后者,以減少整體設(shè)計(jì)的綜合運(yùn)行時(shí)間。

選擇需要添加到OOC運(yùn)行的模塊,右鍵->Set As Out-Of-Context for Synthesis,彈出如下窗口:

pIYBAF9uIv2ADGhNAABR_wuSsjU374.png

其中Clock Constraint File必須創(chuàng)建一個(gè)新的XDC文件或在下拉菜單中選擇一個(gè)已經(jīng)存在的XDC文件,該約束文件中要有該模塊時(shí)鐘信號(hào)的相關(guān)約束。點(diǎn)擊OK后,該模塊會(huì)出現(xiàn)在Design Runs窗口的Out-of-Context Module Runs目錄中,還有Compile Order窗口的Block Sources目錄中。

當(dāng)運(yùn)行了OOC綜合后,會(huì)產(chǎn)生底層模塊的綜合網(wǎng)表和存根文件(stub文件)。存根文件僅描述了底層模塊的輸入和輸出,在綜合頂層模塊時(shí),通過(guò)存根文件來(lái)調(diào)用底層模塊,模塊內(nèi)部當(dāng)作黑盒子看待。運(yùn)行實(shí)現(xiàn)時(shí),Vivado會(huì)將OOC模塊的綜合網(wǎng)表插入到頂層網(wǎng)表中,從而完成設(shè)計(jì)。

導(dǎo)入網(wǎng)表文件
可以通過(guò)實(shí)例化低層次網(wǎng)表或第三方網(wǎng)表來(lái)手工構(gòu)造一個(gè)自底向上的設(shè)計(jì)流程。但需要知道,Vivado綜合工具不會(huì)綜合和優(yōu)化網(wǎng)表,因此XDC約束和綜合屬性也不會(huì)對(duì)導(dǎo)入的網(wǎng)表產(chǎn)生作用。事實(shí)上,Vivado綜合時(shí)既不會(huì)讀取也不會(huì)修改網(wǎng)表中的內(nèi)容。可以按照如下流程完成相關(guān)處理:
1. 創(chuàng)建低層次網(wǎng)表:創(chuàng)建一個(gè)工程,以要導(dǎo)入的網(wǎng)表作為頂層模塊,將Settings->Synthesis->More Options設(shè)置為-mode out_of_context。這樣綜合時(shí)不會(huì)為該模塊產(chǎn)生I/O緩存器。綜合后,在Tcl控制臺(tái)輸入write_edif name.edf。
2. 設(shè)計(jì)中實(shí)例化低層次網(wǎng)表:頂層設(shè)計(jì)需要將低層次模塊作為黑盒子實(shí)例化,類(lèi)似于前面提到的stub文件。因此需要?jiǎng)?chuàng)建一個(gè)Verilog/VHDL文件,僅定義網(wǎng)表的端口,信號(hào)名稱(chēng)必須與網(wǎng)表中的端口名稱(chēng)完全匹配。
3. 組合為完整設(shè)計(jì):當(dāng)創(chuàng)建了OOC模式的低層次網(wǎng)表,并且在頂層設(shè)計(jì)中正確地實(shí)例化后,將第一步導(dǎo)出的edif網(wǎng)表添加到工程中。綜合后,Vivado會(huì)將網(wǎng)表合并到頂層設(shè)計(jì)中。

Vivado IP和第三方綜合工具
大多數(shù)Xilinx發(fā)布的IP核采用IEEE P1735進(jìn)行加密,只有Vivado綜合工具才支持對(duì)IP核的綜合,第三方綜合工具不能綜合Vivado中的IP核。如果想把Vivado中的IP核在第三方綜合工具中實(shí)例化,可以參考如下步驟:
1. 在Managed IP工程中(Vivado首頁(yè)->Tasks->Manage IP)創(chuàng)建并配置好IP核。
2. 生成IP核的輸出文件,包括綜合設(shè)計(jì)檢查點(diǎn)(DCP文件)。Vivado會(huì)創(chuàng)建一個(gè)stub文件(*_stub.v/*_stub.vhd),該文件會(huì)包含一些指令阻止從該文件中推斷出I/O緩存器。根據(jù)使用的第三方綜合器可能需要修改此文件。
3. 使用Vivado綜合帶有stub文件的Xilinx IP核。
4. 使用第三方綜合工具產(chǎn)生的網(wǎng)表和Xilinx IP核的DCP文件一起運(yùn)行實(shí)現(xiàn)步驟。

編輯:hfy


聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀(guān)點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2195

    瀏覽量

    130101
  • WINDOWS
    +關(guān)注

    關(guān)注

    4

    文章

    3697

    瀏覽量

    93301
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    848

    瀏覽量

    70531
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    蜂鳥(niǎo)E203 ARTY綜合時(shí)出現(xiàn)的unconnected問(wèn)題怎么解決?

    大家好,我嘗試用make bit生成bit文件,在vivado綜合日志中出現(xiàn)很多模塊has unconnected port,只是warning可以成功生成bit文件。在相關(guān)模塊的例化文件中發(fā)現(xiàn)這些模塊的對(duì)應(yīng)port沒(méi)有給出連接,想問(wèn)下這些port是不必要并不影響模塊的使
    發(fā)表于 11-10 07:28

    FPGA板下載運(yùn)行調(diào)試流程

    今天主要介紹一下整個(gè)FPGA板下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html#gpio 第
    發(fā)表于 10-29 06:57

    FPGA板下載調(diào)試流程

    今天主要介紹一下整個(gè)FPGA板下載運(yùn)行調(diào)試流程。 1、首先,參考網(wǎng)址https://doc.nucleisys.com/hbirdv2/soc_peripherals/ips.html#gpio 第
    發(fā)表于 10-29 06:37

    在Windows10上運(yùn)行vivado使用tcl文件創(chuàng)建E203項(xiàng)目路徑錯(cuò)誤的問(wèn)題

    軟件版本是vivado2020.1,開(kāi)發(fā)板是MCU200T。由于習(xí)慣使用了Windows系統(tǒng)所以想在Windows上創(chuàng)建vivado項(xiàng)目進(jìn)行開(kāi)發(fā)。但是由于Makefile更適合Linux系統(tǒng),所以
    發(fā)表于 10-28 07:19

    FPGA開(kāi)發(fā)板vivado綜合、下載程序問(wèn)題匯總

    在做vivado綜合時(shí)和FPGA下載程序時(shí),我們碰到以下問(wèn)題,并找出了對(duì)應(yīng)的解決方案。 1.could not open include file”e203_defines.v”問(wèn)題 在做
    發(fā)表于 10-24 07:12

    如何在vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷

    vivado仿真運(yùn)行判斷狀態(tài)是否正確。 獲取二進(jìn)制代碼 在Nucleistudio中打開(kāi)相關(guān)項(xiàng)目的Properties,按路徑打開(kāi)C/C++ Build ->setting,找到
    發(fā)表于 10-24 06:46

    vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷

    vivado仿真運(yùn)行判斷狀態(tài)是否正確。 獲取二進(jìn)制代碼 在Nucleistudio中打開(kāi)相關(guān)項(xiàng)目的Properties,按路徑打開(kāi)C/C++ Build ->setting,找到
    發(fā)表于 10-24 06:31

    AMD Vivado ChipScope助力硬件調(diào)試

    許多硬件問(wèn)題只有在整個(gè)集成系統(tǒng)實(shí)時(shí)運(yùn)行的過(guò)程中才會(huì)顯現(xiàn)出來(lái)。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程,可在系統(tǒng)運(yùn)行期間最大限度提升對(duì)可編程邏輯的觀(guān)測(cè)能力,助力
    的頭像 發(fā)表于 09-05 17:08 ?956次閱讀

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫(xiě)完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1059次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無(wú)法選中目標(biāo)開(kāi)發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1440次閱讀
    <b class='flag-5'>Vivado</b>無(wú)法選中開(kāi)發(fā)板的常見(jiàn)原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?1024次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    適用于Versal的AMD Vivado 加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過(guò)優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開(kāi)發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開(kāi)發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?1079次閱讀
    適用于Versal的AMD <b class='flag-5'>Vivado</b>  加快FPGA開(kāi)發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    Vivado HLS設(shè)計(jì)流程

    為了盡快把新產(chǎn)品推向市場(chǎng),數(shù)字系統(tǒng)的設(shè)計(jì)者需要考慮如何加速設(shè)計(jì)開(kāi)發(fā)的周期。設(shè)計(jì)加速主要可以從“設(shè)計(jì)的重用”和“抽象層級(jí)的提升”這兩個(gè)方面來(lái)考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發(fā)表于 04-16 10:43 ?1384次閱讀
    <b class='flag-5'>Vivado</b> HLS設(shè)計(jì)<b class='flag-5'>流程</b>

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存在的約束文件,創(chuàng)建約束文件有兩種方式:Constraints Wizard和Edit Timing Constraints,在綜合
    的頭像 發(fā)表于 03-24 09:44 ?4444次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時(shí)序約束

    e203在vivado硬件里自定義指令識(shí)別為非法指令怎么解決?

    e203自定義指令硬件模塊設(shè)計(jì),修改內(nèi)核,綜合沒(méi)錯(cuò)誤,軟件也修改工具鏈通過(guò)并產(chǎn)生verilog文件,但在vivado硬件里自定義指令識(shí)別為非法指令怎么解決
    發(fā)表于 03-07 07:34