chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx Ten Giga Sub System IP生成詳細(xì)步驟

電子設(shè)計 ? 來源:CSDN博主 ? 作者:蜀黍設(shè)計驗證 ? 2020-12-30 12:56 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

IP核描述

10 Giga Ethernet Sub System , 參考文檔PG157:

https://www.xilinx.com/support/documentation/ip_documentation/axi_10g_et...

IP核提供一個MAC模塊和一個PCS/PMA模塊,PCS/PMA模塊支持10GBASE-R/10GBASE-KR??蛻舳?a target="_blank">接口協(xié)議為AXI4 Stream,有32bits和64bits兩種位寬,對于10GBASE-R,32bits位寬接口有著低延遲和低資源消耗的優(yōu)勢。AXI4-lite為可選接口,用于配置IP核內(nèi)部寄存器。IP核支持DIC機(jī)制,支持Vlan和jumbo幀,支持客戶定制Preamble。支持BASE-R上的1588時鐘機(jī)制(onestep & two step)。

IP核總體框架如下圖所示:

pIYBAF9uJ-CAYT4BAAFDg3-F1I0510.png

IP核生成

按如下步驟生成IP核:

o4YBAF9uJ-KASLRvAAGEwmzpCi4295.png

pIYBAF9uJ-SAGzlGAAFBUrQSxwg317.png

pIYBAF9uJ-WAEjWmAADTgNDFZpo920.png

o4YBAF9uJ-eAPVWdAAEcSyGVKK0053.png

o4YBAF9uJ-mAX0xtAAEeVwG5lC4356.png

pIYBAF9uJ-uAe8n2AAFSG7cBrrg470.png

在生成IP核過程中有如下幾個注意點:

1. MAC option模塊中去除了AXI4-lite選項。此接口是連接至CPU接口的配置接口,這里去除是因為不知道CPU配置接口支持什么協(xié)議,在去除了這組接口后,IP核會將配置寄存器全部作為一組vector呈現(xiàn)在IP核端口上。

2. KCU105模塊兩個XG口的Transeiver綁定的x0y9和x0y10,所以選擇其中之一即可(根據(jù)板子的具體情況去選擇)。

3. Shared Logic在Core和example中的區(qū)別就是GTHCHANNLE3在Core外面還是Core里邊。如果不是做級聯(lián)只用1個Core,那么就放在core里。

IP核仿真

這個IP核的仿真網(wǎng)表文件(axi_10g_ethernet_0_sim_netlist.v)是壞的,不能用來進(jìn)行仿真,仿真現(xiàn)象是Core接口上很多輸出是高阻。如果要仿真,則必須使用如下文件:

Sync目錄下的axi_10g_ethernet_0.v;

bd_0文件夾中的內(nèi)容。

Example設(shè)計中提供了一套驗證環(huán)境,驗證頂層文件為: axi_10g_ethernet_0_demo_tb.v。

這里需要注意的是:

pIYBAF9uJ-2Ab9gzAAGdYLy3-9A158.png

時間單位是1ps,精度也是1ps,serdes上是按66bits塊串行打碼流,那么比特周期就是6400/66,由于除不盡,就用了98這個整數(shù),那么ref_clk就不能是6400了,所以這里的ref_clk是66*98.。如果不按這種處理,IP核在仿真時就不能link上,從RxGMII接口上看就是一直有l(wèi)ink fault,碼流是壞的。

仿真平臺框圖如下圖所示:

o4YBAF9uJ--AX5StAAFDMTi5p0Y556.png

Bench支持兩種模式:

1. DEMO模式,這種模式下必須開啟address swap功能,激勵是從rx串行端口灌進(jìn)去的,在PktGen模塊中通過Axi4-Stream環(huán)回。

2. BIST模式,激勵從Xgmii TX端口灌進(jìn)去,在串行端口環(huán)回。

接口解析

以64bits位寬為例

1. client Tx Interface

pIYBAF9uJ_GAI_bcAACJYjVxiV4519.png

1.1. TX Normal

pIYBAF9uJ_OAHLqUAAHD0J1UY4k154.png

信號在tready為高時才能傳輸,當(dāng)tready為低時數(shù)據(jù)必須保持到tready為高時發(fā)出,DA的第一個字節(jié)必須在數(shù)據(jù)通道0上,tlast表示傳輸?shù)淖詈笠黄行ё止?jié)靠tkeep來標(biāo)識。

1.2.TX In band FCS padding

Core可以配置成in-band FCSpassing,意思是在包的尾部跟CRC,32個比特。當(dāng)Core沒有配置成這個模式時,如果client發(fā)了小于46Byte的payload,Core能自動padding,將包長度padding成符合以太網(wǎng)最小包長的包。如果配置了in-band FCS padding,則client需要保證最小包長,如果沒有提供符合要求長度的包,則core在FCS后padding,并表示這是個無效包。

o4YBAF9uJ_WAd5PYAAHEqtUKm-4622.png

1.3. TX Abording Transmissio

假如要終止一次傳輸該怎么做?

在client interface處終止一個包的傳輸操作稱為underrun,這種情況發(fā)生時由于在整包傳輸完成前發(fā)送端口處FIFO空了,有兩種情況:

a. 在txvalid有效的情況下將tx_tuser置起。斷包必須要有DA,SA,L/T域。

b. 包尾處tx_tlast沒有置起。

o4YBAF9uJ_eASgdFAAHnjdHeslM397.png

pIYBAF9uJ_mALEVuAAGHyUB0hmg638.png

1.4. Back to Back

o4YBAF9uJ_yAQiJbAAG6vjFPgFM674.png

1.5. 自定義Preamble

就是在DA前將8字節(jié)Preamble加上。根據(jù)IEEE802.3規(guī)定,Strat必須在第0條數(shù)據(jù)通路上。分不連續(xù)傳輸和連續(xù)傳輸兩種,分別如下圖所示。

o4YBAF9uJ_6AF_PmAAGu1CD6LoU454.png

pIYBAF9uKACAADD_AAG2mq5infk747.png

1.6. Vlan Tag Frame

提供Vlan Tag傳輸功能,客戶端需提供8100tag標(biāo)志。傳輸時序如圖所示。

Vlan Tagged

pIYBAF9uKAOAV2O5AAGd2MqW4d0447.png

Q in Q Vlan Tagged

o4YBAF9uKAWAfNTJAAGdjQ961VQ103.png

1.7.Jumbo 幀傳輸

設(shè)計默認(rèn)disable此功能,在此功能被關(guān)閉時若client傳輸超長幀,超長幀將被truncated,error code被插入顯示此幀錯誤。

1.8. IPG 更改

你可以通過配置選擇各種長度的IPG。通過ifg_delay_value來延遲XGMII column,Core產(chǎn)生反壓來延遲下一幀的傳送。

pIYBAF9uKAeAFVM3AAGMkmhBh1U989.png

1.9. DIC機(jī)制

發(fā)送端支持DIC機(jī)制,有FCS和無FCS兩種情況下均支持。Tx_valid必須持續(xù)為高保持?jǐn)?shù)據(jù)傳輸最大效率化。

o4YBAF9uKAqAZAJOAAMZO3-OP2g076.png

1.10. Link Fault

Core收到local/remotefault或者link interrupt時,在寄存器FaultInhibit被關(guān)閉的情況下,Core不會發(fā)送任何幀,Core中的RS層會被使能,當(dāng)RS層收到LocalFault或者link interrupt ordered set,Core將發(fā)送Remote Ordered Sets.當(dāng)收到Remote Fault 序列時,Core將發(fā)送IDLE。

2. RX Client Interface

pIYBAF9uKAyARDZyAACjLt0mPyY598.png

2.1.Normal Reception

rx_axis_tvalid為高表明接收數(shù)據(jù)有效,keep指示8條通路中有效的通路,這里要注意的是data是從最低為開始assign數(shù)據(jù)的,所以,最后一片數(shù)據(jù)的keep[0]一定為高。tx_usr為高持續(xù)一個時鐘周期,表明收到的數(shù)據(jù)幀有效。

pIYBAF9uKA6ANOE_AAGAP78RAOc529.png

2.2. good frame or bad frame

傳輸?shù)淖詈笠黄瑪?shù)據(jù)至少得有一個Byte有效,keep不能為0;

傳輸?shù)膶嶋H幀幀長比length域顯示的大,則在FCS –PASS功能沒有打開的情況下,多出來的會被當(dāng)做padding而被移除;

Lenth域小于46,收到實際報文不滿64,如果lengthcheck沒有關(guān)閉的情況下,這個幀被標(biāo)記為壞幀.

2.3. Frame reception with errors

接收錯誤報文(runt或者不正確crc)

o4YBAF9uKBCAOm6jAAH7ECjBm3Y687.png

錯誤幀產(chǎn)生因素:

1. FCS ERROR

2. 小于64Byte 的幀

3. 在jumbo幀功能沒有使能的情況下收到j(luò)umbo幀

4. 設(shè)置了MTU,收到的幀比設(shè)置的MTU大并且jumbo幀功能沒有使能

5. 長度/類型字段是長度,其中長度值小于46。在這種情況下,需要padding。如果沒有padding,這時這個幀就是錯誤幀。

6. 長度/類型字段是長度,其中長度值是46或更大,但是真實的接收幀的長度不匹配或超過長度/類型字段中的值

7. 在沒有禁用控制幀長度檢查功能時,收到的控制幀長度小于最小幀長度;

8. XGMII code中有ERROR

9. 有效pause幀,因為其已經(jīng)被MAC邏輯使用;

2.4. Reception with FCS passing

如果FCS check failed ,則last為高時user信號為低;

pIYBAF9uKBOACDLUAAIt0uppwOU643.png

2.5. Reception with Preamble

就是preamble出現(xiàn)在stream接口上,同TX

pIYBAF9uKBWAczXjAAJXYk1QP5I442.png

2.6. 帶Vlan Tag

Vlan Tag使能,接收端會出現(xiàn)Vlan域,最大包長變成1522B

2.7. 超長幀傳輸

設(shè)置MTU(Max TransmitUnit)的值必須大于1518,jumbo 幀功能需要打開;

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5607

    瀏覽量

    129833
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11268

    瀏覽量

    224678
  • Xilinx
    +關(guān)注

    關(guān)注

    73

    文章

    2196

    瀏覽量

    130946
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    數(shù)字標(biāo)準(zhǔn)單元庫的工藝設(shè)計套件生成步驟

    本文將詳細(xì)介紹數(shù)字標(biāo)準(zhǔn)單元庫的工藝設(shè)計套件(PDK)生成步驟
    的頭像 發(fā)表于 02-02 16:14 ?211次閱讀
    數(shù)字標(biāo)準(zhǔn)單元庫的工藝設(shè)計套件<b class='flag-5'>生成</b><b class='flag-5'>步驟</b>

    探索POWERZ EXTREME STRIP/Ten60:60A高功率系統(tǒng)的卓越之選

    探索POWERZ EXTREME STRIP/Ten60:60A高功率系統(tǒng)的卓越之選 在電子工程領(lǐng)域,高功率系統(tǒng)的設(shè)計一直是一個充滿挑戰(zhàn)與機(jī)遇的領(lǐng)域。今天,我們將深入探討POWERZ EXTREME
    的頭像 發(fā)表于 12-18 11:25 ?374次閱讀

    RDMA設(shè)計6:IP架構(gòu)2

    擴(kuò)展的通用 IP 核,在 RoCE v2 高速數(shù)據(jù)傳輸系統(tǒng)擔(dān)任網(wǎng)絡(luò)物理層的角色。其提供一組主 AXI-Stream 接口和一組從 AXI-Stream接口,用以傳輸網(wǎng)絡(luò)包。同時 CMAC 集成塊也負(fù)責(zé) ETH 層 FCS 的生成與校驗,并提供一組寄存器接口用于用戶判斷鏈路
    發(fā)表于 11-26 10:24

    基于AXI DMA IP核的DDR數(shù)據(jù)存儲與PS端讀取

    添加Zynq Processing System IP核,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環(huán)測試設(shè)置。
    的頭像 發(fā)表于 11-24 09:25 ?3155次閱讀
    基于AXI DMA <b class='flag-5'>IP</b>核的DDR數(shù)據(jù)存儲與PS端讀取

    Molex EXTreme Ten60Power 混合電源連接器技術(shù)解析

    Molex EXTreme Ten60Power混合電源和信號連接器每線性英寸提供高達(dá)260A電流,響應(yīng)快,易于配置,可滿足個性設(shè)計要求。該系列設(shè)計用于需要高電流密度、低功率損耗以及高設(shè)計靈活性的板
    的頭像 發(fā)表于 11-21 10:34 ?439次閱讀

    求助,關(guān)于mcs文件生成的問題求解

    按照書上步驟使用 make mcsCORE=e203 FPGA_NAME=artydevkit 命令時報錯: Makefile:18: recipe for target \'obj
    發(fā)表于 11-10 07:34

    win10環(huán)境下使用vivado生成.bit與.mcs文件

    在hbirdv2參考文檔中使用make指令生成system.bit和system.mcs文件,但是虛擬機(jī)本身會消耗計算資源,導(dǎo)致運行速度變慢,對于不習(xí)慣在linux下編輯代碼的人,還需要來回倒騰代碼
    發(fā)表于 10-27 08:25

    E203移植genesys2(差分時鐘板)生成比特流文件全過程

    System Reset和Clocking Wizard(在Flow Navigator里的IP Catalog中添加),修改相應(yīng)數(shù)據(jù)如下圖。 Processor System Reset的
    發(fā)表于 10-27 07:16

    如何基于Nuclei DDR200T開發(fā)板移植E203,完成BIN文件的生成

    點擊finish。 選擇out of context per IP,點擊generate即可 接下來是reset ip,搜索reset,雙擊選擇processor system reset
    發(fā)表于 10-24 10:49

    FPGA利用DMA IP核實現(xiàn)ADC數(shù)據(jù)采集

    DMA IP核來實現(xiàn)高效數(shù)據(jù)傳輸?shù)?b class='flag-5'>步驟,包括創(chuàng)建項目、配置ADC接口、添加和連接DMA IP核、設(shè)計控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強(qiáng)調(diào)了系統(tǒng)實現(xiàn)中不可或缺的
    的頭像 發(fā)表于 07-29 14:12 ?5044次閱讀

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現(xiàn)高效的移位寄存器(Shift Register)。該
    的頭像 發(fā)表于 05-14 09:36 ?1036次閱讀

    openstack搭建詳細(xì)步驟

    openstack搭建詳細(xì)步驟
    的頭像 發(fā)表于 05-07 14:05 ?1950次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在Xilinx的FPGA上使用萬兆以太網(wǎng)通信,大致有三種方法構(gòu)建協(xié)議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現(xiàn)構(gòu)建MAC和IP層,這種方式難度會比較大,底層需要完成PHY層的設(shè)計,最終我想通過這種方式實現(xiàn)萬兆以太網(wǎng)的搭建。
    的頭像 發(fā)表于 04-18 15:16 ?1935次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA <b class='flag-5'>IP</b>

    TEN 20系列直流/直流轉(zhuǎn)換器模塊介紹

    電子發(fā)燒友網(wǎng)站提供《TEN 20系列直流/直流轉(zhuǎn)換器模塊介紹.pdf》資料免費下載
    發(fā)表于 04-02 15:20 ?0次下載

    Vivado FIR IP核實現(xiàn)

    Xilinx的FIR IP核屬于收費IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時也破解
    的頭像 發(fā)表于 03-01 14:44 ?2859次閱讀
    Vivado FIR <b class='flag-5'>IP</b>核實現(xiàn)