chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

串擾是信號完整性中最基本的現(xiàn)象之一

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2022-02-21 11:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

串擾是兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流,而感性耦合引發(fā)耦合電壓。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有一定的影響。

串擾是信號完整性中最基本的現(xiàn)象之一,在板上走線密度很高時串擾的影響尤其嚴重。我們知道,線性無緣系統(tǒng)滿足疊加定理,如果受害線上有信號的傳輸,串擾引起的噪聲會疊加在受害線上的信號,從而使其信號產生畸變。

串擾,就是指一條線上的能量耦合到其他傳輸線,它是由不同結構引起的電磁場在同一區(qū)域里的相互作用而產生的。串擾在數字電路中非常普遍地存在著:芯片內部、PCB 板、接插件、芯片封裝,以及通信電纜中,都可能出現(xiàn)。而且,隨著技術的發(fā)展,消費者對產品的要求越來越傾向于小而快,在這種情況下,就必須更加注意數字電路系統(tǒng)中的串擾現(xiàn)象。為了避免和減小這些串擾,學習串擾的原理和如何在設計中避免這些現(xiàn)象的發(fā)生就顯得相當重要。

在多導線系統(tǒng)中,過多的傳輸線間的耦合或者說串擾,將有兩個不利的影響。首先,串擾會改變總線中單根傳輸線的性能,比如傳輸線特征阻抗和傳輸速度等,而這些將會對系統(tǒng)時序和信號完整性問題產生一定的影響;再者,串擾會將噪聲感應耦合到其他的傳輸線上,這將進一步降低信號完整性,導致噪聲裕量變小。串擾對系統(tǒng)性能的危害程度在很大程度上取決于數據模式、線間距以及開關速度等方面。在這章里,我們將詳細介紹串擾產生的原理,提供建模的方法,以及對串擾在系統(tǒng)性能中的各方面影響進行詳細的闡述。

靜態(tài)網絡靠近干擾源一端的串擾稱為近端串擾(也稱后向串擾),而遠離干擾源一端的串擾稱為遠端串擾(或稱前向串擾)。由于產生的原因不同將串擾可分為容性耦合串擾和感性耦合串擾兩類。

pIYBAGAHvDeAC8gVAABmWrmiZ7o864.jpg

互感和互容

互感是引起串擾的兩個重要因素之一,互感系數 標志了一根驅動傳輸線通過磁場對另外一根傳輸線產生感應電流的程度。從本質上來說,如果“受害(Victim)線”和驅動線(侵略線)的距離足夠接近,以至于侵略線產生的磁場將受害線包圍其中,則在受侵略的傳輸線上將會產生感應電流,而這個通過磁場耦合產生的電流在電路模型中就通過互感參數來表征。

o4YBAGAHvH6AQKsSAABNdN6YBFc895.png

互感的作用下,將根據驅動線上的電流變化率而在受害線上引起一定的噪聲,噪聲電壓的大小與電流變換率成正比,通??梢杂上率接嬎悖?/p>

同樣可以看到:感應噪聲也是正比于信號的變化率,因此互容在高速數字應用中也是非常重要的。

應該指出的是:用來解釋噪聲耦合機理的公式,上面兩個公式僅僅是一種簡單的近似,對于串擾的具體計算公式會比較復雜。

電感和電容矩陣

在一個系統(tǒng)中,如果傳輸線之間發(fā)生了嚴重的耦合,那么前面提出的使用電容和電感組成的簡單傳輸線模型就不再適合分析傳輸線的電氣特征,在這種多導線系統(tǒng)中,我們必須考慮互感和互容來全面評估傳輸線的電氣性能。上面兩個描述了反映寄生耦合效應影響傳輸線系統(tǒng)性能的典型方法。電感矩陣和電容矩陣被通稱為傳輸線矩陣。場仿真器通常用來計算傳輸線系統(tǒng)中的電感和電容矩陣。

例:兩根傳輸線之間的矩陣

pIYBAGAHvXqAIqRQAAJd_Z1zlVc398.png

pIYBAGAHvbqAbdrMAAE-OyD42iE505.png

pIYBAGAHvfuAaJyvAAJ-zcy3Uf8648.png

串擾引起的噪聲

串擾是由于臨近兩導體之間的互容和互感所引起的。因而在臨近傳輸線上引起的感應噪聲的大小和他們之間的互感和互容大小都有關系。

例如,如果一信號進入傳輸線 1,由于互感 Lm 和互容 Cm 的作用,將在傳輸線 2 上產生一電流,為了方便起見,我們定義了兩個概念:近端串擾和遠端串擾。

pIYBAGAHvk2ATndUAADwwKM-Alg455.png

近端串擾是指在受侵害線上靠近侵害線的驅動端的串擾(有時候也將這個串擾稱為后向串擾)。將受侵害線上靠近侵害線接受端方向的串擾稱為遠端串擾(有時候也稱為前向串擾)。由互容引起的電流分別向受侵害線的兩個方向流動,而由互感引起的電流從受侵害線的遠端流向近端,這是因為互感產生的電流總是與侵害線中的電流相反。所以,從受侵害線近端到遠端的串擾電流由很多部分組成。

pIYBAGAHvqSAX45JAACOMvomxN0308.png

受侵害線上近端和遠端串擾噪聲的波形可以從圖看出,當一個數字脈沖進入傳輸線,它的上升沿和下降沿將不斷地在受侵害線上感應出噪聲,在這里的討論中,我們假設信號上升沿或者下降沿的變化速度非常快,遠遠小于傳輸線延遲。則根據前面的描述,一部分串擾噪聲將傳向近端,另一部分將傳向遠端,也就是我們所定義的近端串擾脈沖和遠端串擾脈沖。

如圖 ,遠端串擾脈沖將和侵害線上的信號同步流向終端,而近端串擾脈沖將起始于侵害線上信號變化沿出現(xiàn)時刻,并流向近端。這樣,當驅動線上的信號變化沿在時間 t=TD(這里 TD 是信號在傳輸線上的延遲時間)到達傳輸線遠端時,如果遠端存在匹配,那么,侵害信號和遠端串擾將在遠端被匹配消除。同時,侵害信號的變化沿在被終端匹配消除前產生的最后一部分近端串擾信號將在 t=2TD 時才到達近端,這是因為,這部分信號又要經過整條傳輸線才能被傳回近端。所以,對于一對被終端匹配好的傳輸線來說,近端串擾起始于 t=0 并且持2TD 的時間,或者說兩倍于傳輸線的電氣長度。相反,受侵害線遠端接收到的遠端串擾起始于 TD,持續(xù)時間為數字信號的上升或者下降時間。

串擾噪聲的大小和形狀很大程度上取決于耦合的大小與端接的情況。

假設信號在傳輸線上的傳輸時間為兩倍上升時間:

o4YBAGAHv72ATQdAAAA0g-YrJvg959.png

在這里,X是指傳輸線長度,L和C是指單位長度傳輸線本身的電感和電容,注意:

如果

pIYBAGAHv_uAIkRVAAApWGaxJ1Y433.png

(例如,邊沿變化率大于兩倍的傳輸線延遲),近端串擾將不能到達其最大振幅,為了正確計算

pIYBAGAHv_uAIkRVAAApWGaxJ1Y433.png

時的串擾電壓,近端串擾只須乘以

pIYBAGAHwHqABRgYAAA-LGGQM1k073.png

即可,而遠端串擾不會因為長度變化而改變。需要注意的是:當上升時間小于傳輸線時延時(長線情況),近端串擾的最大幅值和信號上升時間沒有什么關系,而當上升時間大于傳輸線時延的時候(短線情況),近端串擾的大小和信號上升時間有一定關系。因為這個原因,定義長傳輸線的標準為傳輸線的電氣時延必須大于信號的 1/2 上升時間(或下降時間),這時可以得到,近端串擾的幅度與線長無關(即前向串擾的飽和),而遠端串擾則總是取決于上升

時間和線長。

假設了受侵害線上的終端電阻與傳輸線完全匹配,消除了不完全匹配的影響。

第一種情況的終端匹配電阻R并不等于受侵害線的傳輸線阻抗(為了簡單起見,在這里假設了侵害線的匹配完全),此種情況下,近端和遠端串擾值就必須加上各自的串擾反射電壓。所以,在不完全匹配系統(tǒng)中,串擾信號的計算公式為:

o4YBAGAHwLmACumjAAB0QOIs8uY235.png

在這里, V x 為不完全匹配情況下調整后的近端或遠端串擾值,R就是終端匹配電阻, Z o 為傳輸線特性阻抗。

如果信號的上升或者下降時間小于傳輸線延遲,那么近端串擾最大幅值與上升時間無關。如果信號的上升或下降時間長于傳輸線延遲,那么近端串擾的大小與上升時間有關。遠端串擾在任何情況下都和信號的上升或者下降時間有關。

來源:硬件十萬個為什么,轉載此文目的在于傳遞更多信息,版權歸原作者所有。
本文整理自《中國PCB技術網》、《什么是串擾它的形成原理是怎樣的》工程師周亮
審核編輯:何安

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 信號完整性
    +關注

    關注

    68

    文章

    1485

    瀏覽量

    98058
  • 串擾
    +關注

    關注

    4

    文章

    196

    瀏覽量

    27823
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    SI合集002|信號完整性測量應用簡介,快速掌握關鍵點

    、信號完整性定義信號完整性(SignalIntegrity,簡稱SI)是衡量信號從驅動端經傳輸
    的頭像 發(fā)表于 01-26 10:58 ?166次閱讀
    SI合集002|<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測量應用簡介,快速掌握關鍵點

    使用MATLAB和Simulink進行信號完整性分析

    信號完整性是保持高速數字信號的質量的過程。信號完整性是衡量電信號從源傳輸到目標位置時的質量的關鍵
    的頭像 發(fā)表于 01-23 13:57 ?7089次閱讀
    使用MATLAB和Simulink進行<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>分析

    PK6350無源探頭在高速數字總線信號完整性測試中的應用案例

    信號反射、、時序偏差等信號完整性問題愈發(fā)凸顯,直接影響設備的傳輸效率與工作穩(wěn)定性。 因此,對高速數字總線的
    的頭像 發(fā)表于 01-07 13:41 ?173次閱讀
    PK6350無源探頭在高速數字總線<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試中的應用案例

    Cadence工具如何解決芯粒設計中的信號完整性挑戰(zhàn)

    在芯粒設計中,維持良好的信號完整性是最關鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限,確保組件間信號的純凈與可靠
    的頭像 發(fā)表于 12-26 09:51 ?308次閱讀
    Cadence工具如何解決芯粒設計中的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>挑戰(zhàn)

    如何影響信號完整性和EMI

    歡迎來到 “掌握 PCB 設計中的 EMI 控制” 系列的第六篇文章。本文將探討如何影響信號完整性和 EMI,并討論在設計中解決這問題
    的頭像 發(fā)表于 08-25 11:06 ?9878次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>如何影響<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>和EMI

    什么是信號完整性?

    電子發(fā)燒友網站提供《什么是信號完整性?.pdf》資料免費下載
    發(fā)表于 07-09 15:10 ?1次下載

    羅德與施瓦茨示波器RTO2014破解信號完整性難題的全面指南

    信號完整性在現(xiàn)代高速數字系統(tǒng)和通信領域中至關重要。隨著數據傳輸速率的不斷提升,信號在傳輸過程中面臨的挑戰(zhàn)也愈加嚴峻,如信號衰減、反射、
    的頭像 發(fā)表于 07-08 17:37 ?522次閱讀
    羅德與施瓦茨示波器RTO2014破解<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>難題的全面指南

    信號完整性(SI)/ 電源完整性(PI)工程師的核心技能樹體系

    信號完整性(SI)和電源完整性(PI)工程師在高速電子設計領域扮演著關鍵角色,其核心技能樹體系需覆蓋從理論基礎到工程實踐的全流程。以下是該崗位的核心技能框架,結合技術深度與應用場景進行系統(tǒng)化梳理
    的頭像 發(fā)表于 06-05 10:11 ?3969次閱讀

    了解信號完整性的基本原理

    ,設計人員必須注意電路板布局并使用適當的導線和連接器,從而最大限度地減少反射、噪聲和。此外,還必須了解傳輸線、阻抗、回波損耗和共振等基本原理。 本文將介紹討論信號完整性時使用的
    的頭像 發(fā)表于 05-25 11:54 ?1331次閱讀
    了解<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的基本原理

    高頻晶振的信號完整性挑戰(zhàn):如何抑制EMI與

    在高速數字電路和射頻系統(tǒng)中,高頻晶振作為關鍵的頻率源,其信號完整性直接影響整個系統(tǒng)的性能。隨著電子技術的飛速發(fā)展,晶振的工作頻率不斷提高,電磁干擾(EMI)與問題日益凸顯,成為制約
    的頭像 發(fā)表于 05-22 15:35 ?920次閱讀
    高頻晶振的<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>挑戰(zhàn):如何抑制EMI與<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    Samtec虎家大咖說 | 淺談信號完整性以及電源完整性

    前言 在這期的Samtec虎家大咖說節(jié)目中,Samtec信號完整性(SI)和電源完整性(PI)專家Scott McMorrow、Rich Mellitz和Istvan Novak回答
    發(fā)表于 05-14 14:52 ?1175次閱讀
    Samtec虎家大咖說 | 淺談<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>以及電源<b class='flag-5'>完整性</b>

    受控阻抗布線技術確保信號完整性

    核心要點受控阻抗布線通過匹配走線阻抗來防止信號失真,從而保持信號完整性。高速PCB設計中,元件與走線的阻抗匹配至關重要。PCB材料的選擇(如低損耗層壓板)對減少信號衰減起關鍵作用。受控
    的頭像 發(fā)表于 04-25 20:16 ?1277次閱讀
    受控阻抗布線技術確保<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>

    信號完整性測試基礎知識

    在當今快速發(fā)展的數字時代,高速傳輸已成為電子設備的基本要求。隨著數據傳輸速率的不斷提升,信號完整性(Signal Integrity,簡稱SI)問題變得越來越重要。信號完整性是高速互連
    的頭像 發(fā)表于 04-24 16:42 ?4051次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>完整性</b>測試基礎知識

    電源完整性分析及其應用

    引言 電源完整性概念是以信號完整性為基礎的,兩者的出現(xiàn)都源自電路開關速度的提高。當高速信號的翻轉時間和系統(tǒng)的時鐘周期可以相比時,具有分布
    發(fā)表于 04-23 15:39

    電源完整性理論基礎

    隨著 PCB 設計復雜度的逐步提高,對于信號完整性的分析除了反射,以及 EMI 之外,穩(wěn)定可靠的電源供應也成為設計者們重點研究的方向之一
    發(fā)表于 03-10 17:15