chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

存儲控制器系統(tǒng)級硬件仿真與原型驗證性能

Cadence楷登 ? 來源:Cadence楷登 ? 作者:Cadence楷登 ? 2021-03-19 09:37 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

近期,來自 Kioxia 公司的 Ravi Tangirala 做了一個主題為存儲控制器系統(tǒng)級硬件仿真與原型驗證性能的演講。他是 Kioxia America 公司(前東芝存儲,之后作為獨立公司被拆分)的驗證總監(jiān)。

存儲控制器作為一種很“常見”的 SoC,是所有 NAND 閃存的接口。盡管近些年出現(xiàn)了 3D NAND,但從存儲控制器的角度而言其實沒帶來什么實質變化。

驗證過程的核心是綜合利用 Cadence Palladium Z1 企業(yè)級仿真平臺和 Cadence Protium X1 企業(yè)級原型驗證平臺來實現(xiàn)硬件仿真和原型驗證。

上方圖表展示了該團隊的工作過程。圖中紅色線條逐漸上升及下降,反映的是 Palladium 在項目周期中的使用量變化。開始時 Palladium 的使用并不多,因為 RTL 尚未完成。隨著設計的逐步完成,Palladium 使用量也隨之上升。

藍色陰影區(qū)代表了固件開發(fā),開始時會使用 Palladium,當設計足夠穩(wěn)定后就會轉用 Protium。Protium 的優(yōu)勢是具有比 Palladium 更快的軟件運行速度;不足則是由于 FPGA 布局布線耗時較多,需要相對多些時間來準備版本。

所以在 RTL 穩(wěn)定前,Protium 并非固件團隊的軟件開發(fā)人員的最佳選擇;可一旦 RTL 趨于穩(wěn)定,軟件人員就會更傾向于用 Protium 做軟件測試。

樣片回片后,軟件開發(fā)逐漸結束,Palladium 還會被用來分析樣片測試出的遺留問題。

Palladium 仿真

上圖展示了以 Palladium 為核心的完整驗證環(huán)境案例,SoC 運行在位于中心仿真器內(nèi),左側為實際主機(訪問閃存)和調(diào)試主機(訪問調(diào)試端口)。右側連接 DIMMS 上的實際閃存,其容量巨大,同時對仿真速度有要求,因而不適合直接放在仿真器里實現(xiàn)。

Host PC 機通過 SpeedBridge 硬件接口與 Palladium 連接,另一臺調(diào)試 PC 機與調(diào)試端口相連,而 DIMMS 上的 NAND 會直接與 Palladium 相連。

實際上,這個過程用到了 Palladium 的兩個操作模式:

TBA(Test Bench Acceleration)模式:應用各種虛擬接口,比較適用于 RTL 早期驗證過程。

ICE(In Circuit Emulation)模式:利用上圖中的真實物理接口,能夠達到最快的仿真速度,但不適用于對接口的直接驗證。

Kioxia 總共部署了 6 臺服務器集群用于 Palladium 編譯。單次編譯可以在 3 小時內(nèi)完成,利用相關選項,12 小時內(nèi)可以完成 30 次迭代。當然,這種方法在 RTL 穩(wěn)定后才可真正發(fā)揮作用。

如上方圖示,經(jīng)過時鐘優(yōu)化,核心功能時鐘可達到 373% 的性能提升。需要注意的是,這是仿真性能提升,而非指 SoC 自身時鐘頻率。

以 Palladium 為核心搭建起來的硬件仿真環(huán)境,可以實現(xiàn)端到端測試(在 PC 主機上運行的應用軟件可以訪問到實際的 NAND 存儲器)。

有了這樣的仿真平臺,我們可以運行測量 I/O 吞吐率的硬盤應用,以及測試硬盤在最差情況的運行等等。因為測試時間需要足夠長才能生成精確的度量數(shù)據(jù),所以仿真平臺的整體性能就變得非常關鍵。上述以 Palladium 為核心的仿真平臺可以將 I/O 訪問速率提升 9 倍,并將啟動時間和 NAND 擦除時間縮短 5.5 倍。

Protium 原型驗證

固件開發(fā)可以實現(xiàn)從 Palladium 至 Protium 的無縫切換,因為兩者在前端使用同樣的編譯器。上圖可以看出,Protium 和 Palladium 兩個平臺幾乎完全一樣,都使用同樣的 Speedbridge 和 I/O 卡。

動態(tài)配對組合

利用 Palladium 和 Protium 聯(lián)合使用流程,RTL 可以按照上圖所示同時編譯給兩大平臺,使得客戶可以用 Palladium 實現(xiàn)高性能的硬件仿真,同時用 Protium 實現(xiàn)更高性能的固件開發(fā)。由于 Protium 的編譯和布局布線需要 15-24 小時,在設計足夠穩(wěn)定后,軟件開發(fā)者利用雙平臺的流程會更加高效。比如完成操作系統(tǒng)啟動,保證軟件開發(fā)人員能夠調(diào)試各自的代碼。

小結

Palladium 應用在項目初期,在性能加快 373% 同時,充分利用其強大的調(diào)試能力。

Protium 主要針對固件開發(fā),仿真性能可以達到Palladium 的 4.6 倍。

可以利用 QTDB 實現(xiàn) Palladium 與 Protium 的快速無縫遷移。

原文標題:【成功案例】如何利用 Palladium 和 Protium 進行早期固件開發(fā)

文章出處:【微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 控制器
    +關注

    關注

    114

    文章

    17859

    瀏覽量

    195003
  • soc
    soc
    +關注

    關注

    40

    文章

    4619

    瀏覽量

    230071

原文標題:【成功案例】如何利用 Palladium 和 Protium 進行早期固件開發(fā)

文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    請教:6G 確定性通信原型驗證,F(xiàn)PGA+SDR 方案該怎么搭?

    大家好。 目前在做6G 確定性通信的算法驗證,需要從仿真走向實物原型,想和各位前輩交流下原型驗證平臺的選型與實現(xiàn)思路。 當前目標:
    發(fā)表于 04-11 10:24

    ADM5120 系統(tǒng)芯片(SoC)網(wǎng)絡控制器:高性能與多功能的完美結合

    ADM5120 系統(tǒng)芯片(SoC)網(wǎng)絡控制器:高性能與多功能的完美結合 在當今數(shù)字化的時代,網(wǎng)絡設備的性能和功能需求不斷提升。對于電子工程
    的頭像 發(fā)表于 03-30 14:20 ?117次閱讀

    從 HiL 到 vECU SiL:汽車控制器驗證為什么正在加速前移

    HiL 依然重要,但它更適合承擔系統(tǒng)硬件相關問題的最終收斂;而基于 vECU的 SiL,則讓更多軟件驗證工作可以前移到更早階段完成。對于正在推進軟件平臺化、持續(xù)集成和虛擬交付的企業(yè)
    的頭像 發(fā)表于 03-26 09:09 ?1343次閱讀
    從 HiL 到 vECU SiL:汽車<b class='flag-5'>控制器</b><b class='flag-5'>驗證</b>為什么正在加速前移

    直流固態(tài)變壓控制策略仿真解決方案

    的建模、驗證、調(diào)優(yōu)全流程,有效解決傳統(tǒng)仿真與實物測試脫節(jié)、開發(fā)周期長、測試成本高的問題。 在硬件層面,EasyGo 平臺采用高性能處理和靈
    發(fā)表于 03-06 09:26

    式光伏發(fā)電并網(wǎng)系統(tǒng)實時仿真

    硬件架構設計的一體式緊湊型實時仿真產(chǎn)品,屬于 EGBox 系列實時仿真器的入門產(chǎn)品。其不同型號可完成硬件在環(huán)測試
    發(fā)表于 09-18 17:58

    電源控制器MCU硬件在環(huán)(HIL)測試方案

    隨著電力電子技術和新能源產(chǎn)業(yè)的發(fā)展,對電源控制器(MCU)性能、可靠性和安全性要求提升。傳統(tǒng)測試方法難以滿足現(xiàn)代電源控制系統(tǒng)開發(fā)需求,硬件在環(huán)(HIL)測試技術成為電源MCU開發(fā)的重要
    發(fā)表于 08-20 18:31

    HPM6200EVK:RISC-V架構高性能控制器評估板現(xiàn)貨庫存

    應用。優(yōu)勢總結高集成度:集成核心外設,減少額外器件需求。靈活擴展:通過接口與調(diào)試支持快速原型開發(fā)與驗證。生態(tài)完善:兼容兩種操作系統(tǒng),提供豐富資源降低開發(fā)門檻。
    發(fā)表于 08-11 09:15

    性能存儲控制器的技術解析

    SSD2351芯片:高性能存儲控制器的技術解析** ? SSD2351是一款由行業(yè)領先廠商推出的高性能固態(tài)硬盤(SSD)主控芯片,專為滿足現(xiàn)代數(shù)據(jù)中心、企業(yè)
    的頭像 發(fā)表于 07-15 14:50 ?678次閱讀

    無刷直流電機助力式EPS控制器設計與試驗

    [摘要]基于無刷直流電機(BLDCM)模型和汽車電動助力轉向(EPS)動力學模型,構建了BLDCM 控制仿真模型和 EPS性能仿真模型;設計了以ARM7LPC2131為
    發(fā)表于 07-08 19:28

    綠氫系統(tǒng) PEM 電解槽直流接入仿真驗證深度解析

    、 實時仿真 PXIBox 是基于 PXI 總線架構硬件平臺的實時仿真產(chǎn)品系列,采用新款多核實時 CPU+多FPGA 硬件架構,既可以做快速原型
    發(fā)表于 07-03 18:25

    Veloce Primo補全完整的SoC驗證環(huán)境

    在芯片構建之前完成。雖然硬件加速器和桌面原型板是這項驗證中兩個眾所周知的參與者,但企業(yè)原型同樣具備重要的意義。 盡管仿真在設計的早期階段占據(jù)
    的頭像 發(fā)表于 06-12 14:39 ?1559次閱讀
    Veloce Primo補全完整的SoC<b class='flag-5'>驗證</b>環(huán)境

    推動硬件輔助驗證平臺增長的關鍵因素

    硬件加速和基于FPGA的原型設計誕生于1980年代中期,開發(fā)者將當時初露頭角的現(xiàn)場可編程門陣列(FPGA)率先應用于硅前設計的原型驗證,由此催生了一種全新的
    的頭像 發(fā)表于 06-11 14:42 ?1071次閱讀
    推動<b class='flag-5'>硬件</b>輔助<b class='flag-5'>驗證</b>平臺增長的關鍵因素

    超大規(guī)模芯片驗證:基于AMD VP1902的S8-100原型驗證系統(tǒng)實測性能翻倍

    引言隨著AI、HPC及超大規(guī)模芯片設計需求呈指數(shù)增長原型驗證平臺已成為芯片設計流程中驗證復雜架構、縮短迭代周期的核心工具。然而,傳統(tǒng)原型
    的頭像 發(fā)表于 06-06 13:13 ?1613次閱讀
    超大規(guī)模芯片<b class='flag-5'>驗證</b>:基于AMD VP1902的S8-100<b class='flag-5'>原型</b><b class='flag-5'>驗證</b><b class='flag-5'>系統(tǒng)</b>實測<b class='flag-5'>性能</b>翻倍

    電磁環(huán)境仿真驗證系統(tǒng)軟件

    電磁環(huán)境仿真驗證系統(tǒng)軟件
    的頭像 發(fā)表于 04-29 16:59 ?1234次閱讀
    電磁環(huán)境<b class='flag-5'>仿真</b>與<b class='flag-5'>驗證</b><b class='flag-5'>系統(tǒng)</b>軟件

    概倫電子千兆高精度電路仿真器NanoSpice Giga介紹

    NanoSpiceGiga是概倫電子自主研發(fā)的千兆晶體管SPICE電路仿真器,通過基于大數(shù)據(jù)的并行仿真引擎處理十億以上單元的電路仿真,可
    的頭像 發(fā)表于 04-23 15:21 ?1365次閱讀
    概倫電子千兆<b class='flag-5'>級</b>高精度電路<b class='flag-5'>仿真器</b>NanoSpice Giga介紹