chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

探究愛Verilog HDL的時間尺度`timescale

電子工程師 ? 來源:FPGA設(shè)計論壇 ? 作者:FPGA設(shè)計論壇 ? 2021-06-01 09:55 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

`timescale命令用來說明跟在該命令后的模塊的時間單位和時間精度。使用`timescale命令可以在同一個設(shè)計里包含采用了不同的時間單位的模塊。例如,一個設(shè)計中包含了兩個模塊,其中一個模塊的時間延遲單位為ns,另一個模塊的時間延遲單位為ps。EDA工具仍然可以對這個設(shè)計進行仿真測試。

`timescale 命令的格式如下:

`timescale《時間單位》/《時間精度》

在這條命令中,時間單位參量是用來定義模塊中仿真時間和延遲時間的基準單位的。時間精度參量是用來聲明該模塊的仿真時間的精確程度的,該參量被用來對延遲時間值進行取整操作(仿真前),因此該參量又可以被稱為取整精度。如果在同一個程序設(shè)計里,存在多個`timescale命令,則用最小的時間精度值來決定仿真的時間單位。另外時間精度至少要和時間單位一樣精確,時間精度值不能大于時間單位值。

在`timescale命令中,用于說明時間單位和時間精度參量值的數(shù)字必須是整數(shù),其有效數(shù)字為1、10、100,單位為秒(s)、毫秒(ms)、微秒(us)、納秒(ns)、皮秒(ps)、毫皮秒(fs)。這幾種單位的意義說明見下表。

時間單位 定義

s 秒(1S)

千分之一秒(10-3S) ms

百萬分之一秒(10-6S) us

十億分之一秒(10-9S) ns

萬億分之一秒(10-12S) ps

千萬億分之一秒(10-15S) fs

下面舉例說明`timescale命令的用法。

[例1]:`timescale 1ns/1ps

在這個命令之后,模塊中所有的時間值都表示是1ns的整數(shù)倍。這是因為在`timescale命令中,定義了時間單位是1ns。模塊中的延遲時間可表達為帶三位小數(shù)的實型數(shù),因為 `timescale命令定義時間精度為1ps.

[例2]:`timescale 10us/100ns

在這個例子中,`timescale命令定義后,模塊中時間值均為10us的整數(shù)倍。因為`timesacle 命令定義的時間單位是10us。延遲時間的最小分辨度為十分之一微秒(100ns),即延遲時間可表達為帶一位小數(shù)的實型數(shù)。

例3:`timescale 10ns/1ns

module test;

reg set;

parameter d=1.55;

initial

begin

#d set=0;

#d set=1;

end

endmodule

在這個例子中,`timescale命令定義了模塊test的時間單位為10ns、時間精度為1ns。因此在模塊test中,所有的時間值應(yīng)為10ns的整數(shù)倍,且以1ns為時間精度。這樣經(jīng)過取整操作,存在參數(shù)d中的延遲時間實際是16ns(即

1.6×10ns),這意味著在仿真時刻為16ns時寄存器set被賦值0,在仿真時刻為32ns時寄存器set被賦值1。仿真時刻值是按照以下的步驟來計算的。

1) 根據(jù)時間精度,參數(shù)d值被從1.55取整為1.6。

2) 因為時間單位是10ns,時間精度是1ns,所以延遲時間#d作為時間單位的整數(shù)倍為16ns。

3) EDA工具預(yù)定在仿真時刻為16ns的時候給寄存器set賦值0 (即語句 #d set=0;執(zhí)行時刻),在仿真時刻為32ns的時候給寄存器set賦值1(即語句 #d set=1;執(zhí)行時刻),

注意:如果在同一個設(shè)計里,多個模塊中用到的時間單位不同,需要用到以下的時間結(jié)構(gòu)。

1) 用`timescale命令來聲明本模塊中所用到的時間單位和時間精度。

2) 用系統(tǒng)任務(wù)$printtimescale來輸出顯示一個模塊的時間單位和時間精度。

3) 用系統(tǒng)函數(shù)$time和$realtime及%t格式聲明來輸出顯示EDA工具記錄的時間信息。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5607

    瀏覽量

    129865
  • eda
    eda
    +關(guān)注

    關(guān)注

    72

    文章

    3110

    瀏覽量

    182673
  • 函數(shù)
    +關(guān)注

    關(guān)注

    3

    文章

    4416

    瀏覽量

    67440

原文標(biāo)題:Verilog HDL 的時間尺度 `timescale

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    使用Vivado ILA進行復(fù)雜時序分析的完整流程

    HDL 代碼中標(biāo)記待觀測信號,添加 (* mark_debug = "true" *) 屬性(Verilog)或 keep 屬性(VHDL)
    的頭像 發(fā)表于 02-04 11:28 ?244次閱讀

    FPGA 入門必看:Verilog 與 VHDL 編程基礎(chǔ)解析!

    很多開發(fā)者第一次接觸FPGA,都會有同樣的疑問:FPGA是硬件,不是軟件,怎么寫程序?答案就是用硬件描述語言(HDL),最常用的就是Verilog和VHDL。今天,我們就帶你入門,搞清楚FPGA編程
    的頭像 發(fā)表于 01-19 09:05 ?395次閱讀
    FPGA 入門必看:<b class='flag-5'>Verilog</b> 與 VHDL 編程基礎(chǔ)解析!

    如何使用Modelsim仿真I2C控制器

    ModelSim是Model Technology(Mentor Graphics的子公司)的HDL硬件描述語言的仿真軟件。該軟件可以用來實現(xiàn)對設(shè)計的VHDL、Verilog HDL 或是兩種語言
    的頭像 發(fā)表于 01-10 14:14 ?5049次閱讀
    如何使用Modelsim仿真I2C控制器

    中國研究發(fā)布新型混合微電網(wǎng)系統(tǒng)

    該系統(tǒng)核心是管理能源的方法。團隊采用調(diào)度框架,將多目標(biāo)分布魯棒優(yōu)化(DRO)與實時強化學(xué)習(xí)(RL)輔助機制結(jié)合。能源管理系統(tǒng)(EMS)是運行“大腦”,分布式響應(yīng)系統(tǒng)(DRO)生成基準調(diào)度策略,強化學(xué)習(xí)(RL)模塊實時調(diào)整控制信號,讓系統(tǒng)適應(yīng)環(huán)境。該研究強調(diào),數(shù)學(xué)模型解決了多能源多時間尺度協(xié)調(diào)問題。
    的頭像 發(fā)表于 11-27 17:05 ?557次閱讀

    【產(chǎn)品介紹】Modelsim:HDL語言仿真軟件

    概述ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核
    的頭像 發(fā)表于 11-13 11:41 ?465次閱讀
    【產(chǎn)品介紹】Modelsim:<b class='flag-5'>HDL</b>語言仿真軟件

    時間頻率標(biāo)準源有什么功能

    時間頻率
    西安同步電子科技有限公司
    發(fā)布于 :2025年11月04日 17:58:08

    如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA中實現(xiàn)SRAM讀寫測試,包括設(shè)計SRAM接口模塊
    的頭像 發(fā)表于 10-22 17:21 ?4318次閱讀
    如何利用<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>在FPGA上實現(xiàn)SRAM的讀寫測試

    使用Simulink自動生成浮點運算HDL代碼(Part 1)

    引言 想要實現(xiàn)浮點運算功能,如果自己寫Verilog代碼,需要花費較多的時間和精力。好在Simulink HDL Coder工具箱提供了自動代碼生成技術(shù)。下圖展示了HDL Coder如
    發(fā)表于 10-22 06:48

    時間尺度耦合建模:多電航空發(fā)動機實時仿真中的微秒-毫秒級動態(tài)整合技術(shù)研究

    多電航空發(fā)動機的精確建模是實現(xiàn)高精度控制的基礎(chǔ),其核心挑戰(zhàn)在于如何準確描述并整合機械、電氣、熱力學(xué)等多個物理域在不同時間尺度上的動態(tài)耦合過程。
    的頭像 發(fā)表于 09-30 14:21 ?816次閱讀
    多<b class='flag-5'>時間尺度</b>耦合建模:多電航空發(fā)動機實時仿真中的微秒-毫秒級動態(tài)整合技術(shù)研究

    暫態(tài)過電壓和瞬態(tài)過電壓的區(qū)別是什么?

    Transient Overvoltage, FTOV)常被混淆,但二者在 持續(xù)時間、能量大小、產(chǎn)生機制、危害對象 上存在本質(zhì)區(qū)別,核心分界是 “時間尺度” 與 “能量特性”。以下從定義、關(guān)鍵參數(shù)、產(chǎn)生源、危害
    的頭像 發(fā)表于 09-25 16:32 ?1924次閱讀

    ??FourCastNet 3實現(xiàn)快速精準的大型集合天氣預(yù)報

    FourCastNet 3(FCN3)是 NVIDIA Earth-2 中最新的 AI 全球天氣預(yù)報系統(tǒng)。FCN3 首次完美地結(jié)合了概率預(yù)測能力、計算效率、頻譜保真度、集合校準和次季節(jié)時間尺度
    的頭像 發(fā)表于 08-30 15:49 ?2234次閱讀

    無刷直流電機電流測量的探究

    電流進行采樣,并利用二階巴特沃思低通濾波器進行濾波,得到較為平滑的電流,到達有效控制電機的目的。 純分享帖,點擊下方附件免費獲取完整資料~~~ *附件:無刷直流電機電流測量的探究.pdf 【免責(zé)聲明】本文系網(wǎng)絡(luò)轉(zhuǎn)載,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請第一
    發(fā)表于 06-26 13:45

    CET中電技術(shù):儲能EMS智能控制系統(tǒng)解決方案

    如何做好遠程監(jiān)控運維,保障儲能系統(tǒng)?效運?,如何充分發(fā)揮儲能的調(diào)節(jié)作?,在解決電?系統(tǒng)多時間尺度平衡 調(diào)節(jié)問題的同時,最?化新能源發(fā)電的經(jīng)濟效益,成為投資者關(guān)注的重點
    的頭像 發(fā)表于 06-17 10:02 ?2567次閱讀
    CET中電技術(shù):儲能EMS智能控制系統(tǒng)解決方案

    FPGA Verilog HDL語法之編譯預(yù)處理

    Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個組成部分。Verilog
    的頭像 發(fā)表于 03-27 13:30 ?1403次閱讀
    FPGA <b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>語法之編譯預(yù)處理

    一文詳解Verilog HDL

    Verilog HDL(Hardware Description Language)是一種硬件描述語言,用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模?,F(xiàn)實生活中多用于專用集成電路
    的頭像 發(fā)表于 03-17 15:17 ?4237次閱讀
    一文詳解<b class='flag-5'>Verilog</b> <b class='flag-5'>HDL</b>