在 7 系列中實(shí)現(xiàn)數(shù)字電路的與、或、非等邏輯是通過 6 輸入的查找表實(shí)現(xiàn)的。LUT 有 6 個(gè)輸入(A1~A6)和 2 個(gè)輸出(O5~O6)。在一個(gè) Slice 中,四個(gè) LUT 分別是 A,B,C,D。
一個(gè) 6 輸入 LUT 使用:
A1~A6 輸入
O6 輸出
兩個(gè) 5 輸入或者更少使用:
A1~A5 輸入
A6 輸入為高
O5 和 O6 輸出
這里小編需要說明的是,這些 LUT 輸出相當(dāng)于真值表值,所以學(xué)會(huì)數(shù)字電路這里理解起來就很方便。
在芯片上表現(xiàn)如下圖

實(shí)際工程中綜合后網(wǎng)表中表現(xiàn)如下圖

當(dāng) LUT6 作為兩個(gè) 5 輸入 2 位輸出時(shí),A6 被強(qiáng)行寫為1,MUX 選擇一個(gè) LUT5 的輸出結(jié)果到 O5,另一個(gè) LUT5 的輸出結(jié)果到 O6。
當(dāng) LUT6 作為 6 輸入,1位輸出時(shí)。一個(gè) LUT5 存放 A6 = 0 時(shí)的結(jié)果,另外一個(gè) LUT5 存放 A6 = 1 時(shí)的結(jié)果,通過 MUX 可以組成 LUT6 輸出 O6。
除了基本的 LUT 之外, Slice 還包含三個(gè)選擇器:F7AMUX, F7BMUX, 和 F8MUX。
F7AMUX 用來產(chǎn)生 7 輸入的功能,它的輸入來源于 LUT A 和 LUT B。
F7BMUX 用來產(chǎn)生 7 輸入的功能,它的輸入來源于 LUT C 和 LUT D。
F8MUX 用來產(chǎn)生 8 輸入的功能,它的輸入來源于 F7AMUX 和 F7BMUX 。
編輯:jq
-
數(shù)字電路
+關(guān)注
關(guān)注
193文章
1666瀏覽量
83527 -
LUT
+關(guān)注
關(guān)注
0文章
52瀏覽量
13201 -
Mux
+關(guān)注
關(guān)注
0文章
44瀏覽量
24203
原文標(biāo)題:Look-Up Table(LUT)
文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
74AC86 四 2 輸入異或門的詳細(xì)解析與應(yīng)用指南
SGMICRO 74AHC32:四通道 2 輸入正或門的詳細(xì)解析
數(shù)字電路和模擬電路的差異解析
SGM7SZ32 單二輸入或門:高效邏輯解決方案
【「龍芯之光 自主可控處理器設(shè)計(jì)解析」閱讀體驗(yàn)】--LoongArch邏輯綜合、芯片設(shè)計(jì)
有源邏輯探頭的具體應(yīng)用
HMC252A非反射式射頻開關(guān)
查找表與多項(xiàng)式近似算法實(shí)現(xiàn)初等函數(shù)
掌握數(shù)字設(shè)計(jì)基礎(chǔ):邁向芯片設(shè)計(jì)的第一步
高速數(shù)字電路設(shè)計(jì)與安裝技巧
如何設(shè)計(jì)具有并行接口的數(shù)字輸入模塊
CMOS的邏輯門如何應(yīng)用在電路中
解析數(shù)字電路的與、或、非等邏輯是通過 6 輸入的查找表實(shí)現(xiàn)
評(píng)論