近日，有臺媒對比了半導(dǎo)體工藝10nm及以下制程的技術(shù)指標(biāo)演進對比圖，其中技術(shù)指標(biāo)主要是看晶體管密度，也就是每平方毫米的晶體管數(shù)量。由于目前僅有Intel、臺積電、三星等少數(shù)幾家廠商掌握了10nm以下的工藝技術(shù)，因此僅統(tǒng)計了這幾家廠商。

值得注意的是，盡管幾家廠商都是用了nm級單位，但似乎各家廠商在晶體管密度上具有較大的差別。比如Intel的10nm工藝，單看晶體管密度，甚至已經(jīng)比臺積電與三星的7nm工藝更高，同時達到了其他廠商同類工藝的兩倍。

而在7nm時代，盡管并未量產(chǎn)，但Intel預(yù)估可以將晶體管密度做到1.8億/平方毫米，值得一提的是，如果單論晶體密度的話，Intel的7nm與臺積電的5nm及三星的3nm將處于同一水平線。

三星也在近期公布了自己的最新的工藝路線圖計劃，計劃顯示，三星的3nm工藝將等到2023年才會量產(chǎn)，而相比之下，臺積電已經(jīng)宣布3nm量產(chǎn)時間在2022年。

不過需要注意的是，盡管三星3nm工藝量產(chǎn)時間或?qū)⒙浜螅瑫r從晶體管密度來看，三星的3nm與Intel的7nm工藝相仿，同時5nm工藝幾乎與Intel的10nm工藝相差無幾。

這似乎解釋了三星代工的高通驍龍888芯片為什么體驗如此不好了，一方面顯然是由于三星技術(shù)還不成熟，無法處理好更高制程的工藝，但另一方面主要是由于三星步子邁的太大了，過于想要追趕先進制程，這就只能在晶體密度上做文章，比如5nm工藝相比7nm晶體密度上的提升僅有30%，而臺積電的提升在70%以上。

步子走的太快，也讓三星在對工藝的高性能調(diào)試上能力越來越差，比如在三星的7nmLPP量產(chǎn)一年以后，才找到了第一個高價值客戶IBM。

為什么會發(fā)生這種情況，或者說為什么三星如今表現(xiàn)的如此激進。就是因為三星已經(jīng)太久沒有獲得高價值的客戶。在10nm節(jié)點之后，8nm與7nmLPP工藝的高端客戶幾乎只有三星自己，甚至在后來，三星手機在重點市場（如中國、美國等）都不愿意使用三星自己的芯片，而是采購高通的芯片，可以看出三星對于自家的工藝什么樣也心知肚明。

這又引出了另一個問題，那就是高通為什么仍然要堅持將芯片訂單交給三星呢？一方面是由于目前蘋果的A14已經(jīng)獲得了臺積電3nm的優(yōu)先供應(yīng)權(quán)，如果高通也想要生產(chǎn)芯片，交由臺積電顯然是來不及的。

而另一方面則是臺積電實在“太貴”了，貴到什么程度？從臺積電2020年的財報來看，其高端制程的毛利潤率高得驚人，達到了50%以上，哪怕是凈利潤率也高達38%。

要知道臺積電可并不是一家終端廠商，只是一家代工廠而已，哪怕是蘋果，總體凈利潤率也僅有23%而已，這還是因為蘋果的互聯(lián)網(wǎng)服務(wù)利潤率極高的緣故。

為什么臺積電敢這么貴，就是因為市場中不可替代的緣故，而高通為什么仍然將訂單下給三星，就是為了扶持三星，讓其可以與臺積電進行競爭。不然，一個壟斷的市場，其他廠商只是為了給這家企業(yè)打工而已。

當(dāng)然還有一個重要的原因，那便是三星的報價很便宜，至少相對臺積電而言便宜太多，前些年就有消息，三星為了能夠爭取高端客戶的青睞，直接將代工價格打了對折，本來就相對便宜的代工費用，這些更加凸顯了性價比。

不過便宜的代工價格并不是沒有代價，從此次傳出的晶體管密度來看，就能夠很明顯看出三星在這方面投入的成本一定沒有臺積電、Intel的多。

但這并不意味著三星的3nm工藝一定不行，此前有消息傳言，三星將使用GAA（環(huán)珊晶體管架構(gòu)）來生產(chǎn)3nm芯片，通過使用Nanosheet（納米片）制造出MBCFET（多橋通道場效應(yīng)管），可以顯著的增強晶體管性能，主要用來取代FinFET晶體管技術(shù)。

因此三星將采用的是GAA架構(gòu)，而非臺積電與Intel使用的FinFET結(jié)構(gòu)。從性能表現(xiàn)上來看，基于GAA架構(gòu)的晶體管可以提供比FinFET更好的靜電特性，滿足一定的珊極寬度要求，可以表現(xiàn)為同樣工藝下，使用GAA架構(gòu)可以將芯片尺寸做的更小。

不過三星此前一直說的都是3GAE版本，即3nm工藝的早期版本，并且表示會在2022年量產(chǎn)，但在近期表示生產(chǎn)的將為3GAP版本，即3nm工藝加強版，證明三星對于3nm制程已經(jīng)相對成熟，但量產(chǎn)時間也延后至了2023年。

從三星的公開聲明中可以發(fā)現(xiàn)，3GAE工藝對比7LPP工藝性能可以提升最多35%，或?qū)⒐慕档妥疃?0%，或者將面積最多縮小45%。不過對于3GAP相比3GAE有哪些方面的提升，三星并未透露。

但臺積電方面為了能夠更快已經(jīng)更順暢的將工藝提升至3nm，依然選擇使用FinFET，好處是能夠更快的量產(chǎn)，也能夠盡快的應(yīng)有現(xiàn)有的工藝制程技術(shù)，同時不用改變太多的生產(chǎn)工具，成本上更具優(yōu)勢。

但問題在于，當(dāng)芯片的鰭片寬度達到了5nm時，也就是3nm工藝節(jié)點時，F(xiàn)inFET將接近實際的極限，再向下將會遇到制程微縮而產(chǎn)生的電流控制漏電等物理極限問題。

但直接轉(zhuǎn)向GAA，對于廠商及客戶而言將面臨更多成本的挑戰(zhàn)，同時在早期可能由于工藝不成熟，在性能、功耗的表現(xiàn)上不一定就會比FinFET更好。

就在7月15日，臺積電的總裁魏哲家表示，3nm開發(fā)進度良好，且相比5nm，量產(chǎn)首年便會有更多芯片設(shè)計定案（Tape-Out），其中主要動能來自于智能型手機，至于2022年下半年量產(chǎn)的史稱，需要與客戶共同決定。此外，高效運算平臺也將是未來5年3nm制程的重要動能。

此次臺媒所披露的三星3nm工藝晶體管密度，可能是三星3GAE版本，而未來將發(fā)布的3GAP版本才是三星真正的主推產(chǎn)品，但這款產(chǎn)品是否將重蹈三星5nm覆轍，還需要待產(chǎn)品出來之后，才會知曉。