fpga用的是什么編程語言 Verilog HDL應(yīng)用最為廣泛
FPGA設(shè)計(jì)不是簡(jiǎn)單的芯片研究，主要是利用 FPGA 的模式進(jìn)行其他行業(yè)產(chǎn)品的設(shè)計(jì)。
fpga主要有Verilog、VHDL和C語言進(jìn)行編程，常用的還是前面兩種，雖然有些國(guó)外公司試圖C語言替代VHDL語言的目的，但是一般情況不使用C語言進(jìn)行編程。
據(jù)悉，在IC設(shè)計(jì)領(lǐng)域，90%以上公司都是采用verilog進(jìn)行IC設(shè)計(jì)，當(dāng)然對(duì)于PLD/FPGA設(shè)計(jì)者而言，兩種語言可以自由切換。
VHDL還是verilog HDL，兩種語言其實(shí)差別并不大，描述能力也類似，但是Verilog HDL是目前應(yīng)用最為廣泛的硬件描述語言，在使用上相對(duì)來說比較嚴(yán)謹(jǐn)，以用來進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行數(shù)字系統(tǒng)的邏輯綜合，仿真驗(yàn)證和時(shí)序分析等。
編輯：hfy
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1660文章
22395瀏覽量
635595 -
編程語言
+關(guān)注
關(guān)注
10文章
1963瀏覽量
39496
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
HLS設(shè)計(jì)中的BRAM使用優(yōu)勢(shì)
高層次綜合（HLS）是一種將高級(jí)編程語言（如C、C++或SystemC）轉(zhuǎn)換為硬件描述語言（HDL）的設(shè)計(jì)方法。在FPGA設(shè)計(jì)中，設(shè)計(jì)者可以
FPGA 入門必看：Verilog 與 VHDL 編程基礎(chǔ)解析！
很多開發(fā)者第一次接觸FPGA，都會(huì)有同樣的疑問：FPGA是硬件，不是軟件，怎么寫程序？答案就是用硬件描述語言（HDL），最常用的就是
如何使用Modelsim仿真I2C控制器
ModelSim是Model Technology（Mentor Graphics的子公司）的HDL硬件描述語言的仿真軟件。該軟件可以用來實(shí)現(xiàn)對(duì)設(shè)計(jì)的VHDL、Verilog HDL
嵌入式和FPGA的區(qū)別
大多數(shù)軟件開發(fā)人員快速上手。
FPGA開發(fā)則需要硬件描述語言(如Verilog或VHDL)，開發(fā)者需要具備數(shù)字電路設(shè)計(jì)思維，開發(fā)周期相對(duì)較長(zhǎng)，驗(yàn)證和調(diào)試也更為復(fù)雜。
性能與靈活性權(quán)衡
在實(shí)時(shí)性方面
發(fā)表于 11-19 06:55
【產(chǎn)品介紹】Modelsim：HDL語言仿真軟件
概述ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核
如何使用FPGA實(shí)現(xiàn)SRIO通信協(xié)議
本例程詳細(xì)介紹了如何在FPGA上實(shí)現(xiàn)Serial RapidIO（SRIO）通信協(xié)議，并通過Verilog語言進(jìn)行編程設(shè)計(jì)。SRIO作為一種高速、低延遲的串行互連技術(shù)，在高性能計(jì)算和嵌
復(fù)雜的軟件算法硬件IP核的實(shí)現(xiàn)
Designer 除了可以進(jìn)行傳統(tǒng)的電路原理圖以及 PCB 設(shè)計(jì)以外，它還可以進(jìn)行單片機(jī)程序設(shè)計(jì)以及 FPGA 的開發(fā)。在本設(shè)計(jì)中將 C 語言組件轉(zhuǎn)換為 HDL 描述文件 就是使用 Altium
發(fā)表于 10-30 07:02
如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試
本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器，具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫測(cè)試，包括設(shè)計(jì)SRA
使用Simulink自動(dòng)生成浮點(diǎn)運(yùn)算HDL代碼(Part 1)
引言
想要實(shí)現(xiàn)浮點(diǎn)運(yùn)算功能，如果自己寫Verilog代碼，需要花費(fèi)較多的時(shí)間和精力。好在Simulink HDL Coder工具箱提供了自動(dòng)代碼生成技術(shù)。下圖展示了HDL Coder如何生成浮點(diǎn)運(yùn)算
發(fā)表于 10-22 06:48
基于FPGA開發(fā)板TSP的串口通信設(shè)計(jì)
本文詳細(xì)介紹基于Terasic FPGA開發(fā)板TSP(又名C5P和OSK)和其板載CP2102N USB-UART橋接芯片的串口通信系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)。系統(tǒng)采用Verilog HDL編寫UART收發(fā)控制器，通過CP2102N實(shí)現(xiàn)
FPGA Verilog HDL語法之編譯預(yù)處理
Verilog HDL語言和C語言一樣也提供了編譯預(yù)處理的功能?！熬幾g預(yù)處理”是Verilog HDL
一文詳解Verilog HDL
Verilog HDL（Hardware Description Language）是一種硬件描述語言，用于從算法級(jí)、門級(jí)到開關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建?！，F(xiàn)實(shí)生活中多用于專用集成電路
千兆網(wǎng)絡(luò)PHY芯片RTL8211E的實(shí)踐應(yīng)用
以太網(wǎng)MAC模塊負(fù)責(zé)實(shí)現(xiàn)以太網(wǎng)MAC子層的功能，完成802.3ab的數(shù)據(jù)封裝與解封。其同時(shí)負(fù)責(zé)適配硬件PHY的物理接口，組成物理層的通訊接口; 硬件系統(tǒng)的功能可以通過 Verilog HDL硬件描述語言在
工商網(wǎng)監(jiān)
評(píng)論