chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一些與眾不同的PCB布線經(jīng)驗規(guī)則

GReq_mcu168 ? 來源:CSDN技術(shù)社區(qū) ? 作者:卓晴 ? 2021-11-01 10:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近看到 Zachariah Peterson 在2020年四月寫了一篇博客文章 The Great PCB Layout Rules of Thumb Debate Rages On[1] ,對于一些引起熱議的設(shè)計PCB的經(jīng)驗法則進(jìn)行了討論。下面將文章摘錄如下。

如今,我仍然還能看到一些在20年前就常見的PCB布線的經(jīng)驗法則,它們現(xiàn)在還被廣泛遵守和適用嗎?確切的答案是“也許吧”。一些關(guān)于PCB設(shè)計論壇中的 遵守/避免布線法則,使得PCB設(shè)計者在這些規(guī)則也許不適用的地方要么遵守,要么忽略他們。一些情況下,這未必造成電路板設(shè)計失敗。正像一些有經(jīng)驗PCB設(shè)計者所說,電路板是出于偶然的機(jī)會恰好可以正常工作。

關(guān)于PCB設(shè)計的經(jīng)驗法則的討論并不是說他們是正確還是錯誤,問題是這些討論往往缺乏應(yīng)用場合的針對性,這樣也使得規(guī)則的討論時長在論壇中被提起。本文希望將這些規(guī)則背后所適應(yīng)的場景講清楚,希望將不同的規(guī)則在什么時候適用,什么時候需要避免闡釋準(zhǔn)確。

01 PCB布線中

常用經(jīng)驗法則

我們不用再費周折,將一些常用到的PCB布線經(jīng)驗法則抽絲剝繭,分析它們背后所適用的場景。

一、垂直布線

最近我在文章 The Case Against Orthogonal Trace Routing in Multilayer PCBs[2] 中已經(jīng)詳細(xì)討論過這個布線規(guī)則,下面將其中一些重要結(jié)論重新給出。垂直布線的規(guī)則是說在相鄰信號層的引線需要相互垂直,以減少相互之間互感引起的串?dāng)_。在高頻信號中,通過電容耦合產(chǎn)生的串?dāng)_占主要成分,在垂直引線之間產(chǎn)生電流尖峰。

當(dāng)信號的變化沿時間,或者頻率較低(小于幾個GHz),相鄰信號層垂直布線件的耦合電容干擾小。在射頻RF)頻段(幾十個GHz),引線間交織產(chǎn)生空穴諧振,沒有被地線包圍導(dǎo)體結(jié)構(gòu)會在一些特殊頻率點產(chǎn)生電磁諧振。此時即便引線間是垂直的,也會在它們之間引起強(qiáng)的串?dāng)_。

為了消除一切頻率點上的干擾,簡單有效的方法就是采用多層板,在信號層之間使用隔離層。在當(dāng)代信號高速變化的應(yīng)用中尤其重要。當(dāng)你對正交線之間耦合強(qiáng)度拿不準(zhǔn)時,你需要使用基本串?dāng)_仿真軟件對垂直引線進(jìn)行檢查,看它們之間的串?dāng)_是否在噪聲容忍范圍之內(nèi)。此時,你更需要對信號回流路徑進(jìn)行規(guī)劃,這在垂直布線中是一個主要的問題。

二、散熱過孔

這是一個經(jīng)典的“遵守/避免”法則,常常引起爭論。一些PCB設(shè)計者說他們從來不使用防止散熱過孔,并從未遇到焊接和組裝方面的問題。而另外一批人則堅持防止散熱過孔需要在每一個平面相連的時候都需要使用。他們到底誰對呢?

他們的觀點分別適用于不同的場合。如果你手工焊接電路板時,你需要提高烙鐵頭的溫度以補(bǔ)償焊接過孔在銅層散熱帶來的焊接問題。但如果使用波峰焊接時,則需要使用防止散熱過孔來防止器件松脫、冷焊、立碑等現(xiàn)象,所以我建議你最好咬緊牙關(guān)堅持使用防止散熱過孔設(shè)計。

三、直角布線

這個PCB布線法則也許最令人又愛又恨。如今我仍然看到很多PCB設(shè)計者堅稱在任何時候布線都不能夠拐直角,理由也是五花八門。比如他們說電子在引線中運動時拐直角彎困難,但他們也不想想,在電路板上的所有過孔可都是與引線垂直的呀。還有些理由顯得比較靠譜,比如通過45°拐角可以減少引線長度,所有直角拐彎布線都需要倒角。還有的說直角拐彎會在電路板酸性腐蝕液中產(chǎn)生酸蝕陷阱,在現(xiàn)在廣泛使用堿性電路板腐蝕液中則沒有這個問題。

除非你的電路板工作在50GHz以上的高頻(涉及到毫米波雷達(dá)/5G通訊)電路,你無需擔(dān)心引線拐直角。實際上,在電路板布線時你可以使用任何你所喜歡的角度來鋪設(shè)引線。如果你所使用的的PCB設(shè)計軟件內(nèi)置有電磁場求解功能這會使得你布線更加容易。

四、“3W”法則

也就是三條布線經(jīng)驗法則。第一個版本的“3W法則是說,在相鄰兩條引線之間的間隔應(yīng)該大于等于引線寬度的三倍 ,為的是降低引線之間的磁通量耦合,進(jìn)而減少引線間的電磁干擾。

這個法則也許忘記了,引線之間的電磁耦合是與引線回路重疊面積成正比,而不是引線之間的距離;因此將引線回路重疊面積降低,引線間距不用受到3W法則限制。就像前面垂直布線一樣,通過基本電磁干擾仿真可以檢查不同布線間距帶來的影響。

“3W”法則的另外一個版本是指在引線長度匹配時所使用的鋸齒布線時,鋸齒寬度需要大于等于引線寬度的三倍,這可以將引線阻抗的不連續(xù)性降到最低。關(guān)于這一點可以在文章 Length Matching for High-speed Signals: Trombone, Accordion, and Sawtooth Tuning[3] 看到更詳細(xì)的討論。

五、“20H”法則

這個法則定義了PCB中的地線層與電源層之間重疊距離,在現(xiàn)代PCB設(shè)計時需要將電源鋪設(shè)在地線附近,這樣可以保證它們之間具有足夠的層間電容,進(jìn)而在高速電路板上減少電源波動。

但實際測量結(jié)果會發(fā)現(xiàn)結(jié)果很復(fù)雜。有些時間結(jié)果標(biāo)準(zhǔn)名在300MHz時遵守20H法則可以降低電磁輻射。但在地線-電源層之間會出現(xiàn)高頻諧振,它們結(jié)構(gòu)類似于波導(dǎo),反而會加重線路之間的高頻干擾。

所以在實際應(yīng)用中,如果你的電路頻率在GHz以內(nèi),可以遵循20H法則,否則,20H法則有可能會帶來更糟糕的結(jié)果。

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4415

    文章

    23950

    瀏覽量

    425972
  • 仿真
    +關(guān)注

    關(guān)注

    55

    文章

    4531

    瀏覽量

    138641
  • 電容耦合
    +關(guān)注

    關(guān)注

    1

    文章

    40

    瀏覽量

    15598
  • 毫米波雷達(dá)
    +關(guān)注

    關(guān)注

    109

    文章

    1171

    瀏覽量

    66366

原文標(biāo)題:一些會引起爭議的PCB布線經(jīng)驗法則

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    技術(shù)資訊 I PCB設(shè)計三大頑疾:規(guī)則亂、布線慢、疊層偏——Allegro X Designer 的系統(tǒng)級解法

    在高速、高密度的PCB設(shè)計項目中,工程師的設(shè)計早已邁入了另外個臺階——從“連通即可”的基礎(chǔ)要求,躍遷至以規(guī)則驅(qū)動、以仿真驗證、以工藝為導(dǎo)向的精密設(shè)計時代。本文基于AllegroXDesigner
    的頭像 發(fā)表于 03-27 16:44 ?6892次閱讀
    技術(shù)資訊 I <b class='flag-5'>PCB</b>設(shè)計三大頑疾:<b class='flag-5'>規(guī)則</b>亂、<b class='flag-5'>布線</b>慢、疊層偏——Allegro X Designer 的系統(tǒng)級解法

    看就懂的硬件學(xué)習(xí)教程

    ,應(yīng)搞清一些基本概念,如:wire,line,bus,part,footprint,等等?! ?)做完這步,我們就可以生成netlist了,這個netlist是原理圖與pcb之間的橋梁。原理圖是我們能
    發(fā)表于 01-08 08:16

    深入探討PCB布局布線的專業(yè)設(shè)計要點與常見挑戰(zhàn)

    本文深入探討PCB布局布線的專業(yè)設(shè)計要點與常見挑戰(zhàn),并介紹上海創(chuàng)馨科技如何憑借資深團(tuán)隊與豐富經(jīng)驗,為客戶提供從精密布局、優(yōu)化布線到生產(chǎn)制造的
    的頭像 發(fā)表于 01-04 15:29 ?388次閱讀

    高頻PCB布線“避坑指南”:4大核心技巧讓信號完整性提升90%

    站式PCBA加工廠家今天為大家講講高頻PCB布線設(shè)計有什么技巧?高頻PCB設(shè)計布線技巧。高頻PCB
    的頭像 發(fā)表于 11-21 09:23 ?969次閱讀
    高頻<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>“避坑指南”:4大核心技巧讓信號完整性提升90%

    PCB布局布線的相關(guān)基本原理和設(shè)計技巧

    ,還可作為收音機(jī)天線的電感線圈等等。如2.4G的對講機(jī)中就用作電感。 對一些信號布線長度要求必須嚴(yán)格等長,高速數(shù)字PCB板的等線長是為了使各信號的延遲差保持在個范圍內(nèi),保證系統(tǒng)在同
    發(fā)表于 11-14 06:11

    在Ubuntu20.04系統(tǒng)中訓(xùn)練神經(jīng)網(wǎng)絡(luò)模型的一些經(jīng)驗

    本帖欲分享在Ubuntu20.04系統(tǒng)中訓(xùn)練神經(jīng)網(wǎng)絡(luò)模型的一些經(jīng)驗。我們采用jupyter notebook作為開發(fā)IDE,以TensorFlow2為訓(xùn)練框架,目標(biāo)是訓(xùn)練個手寫數(shù)字識別的神經(jīng)網(wǎng)絡(luò)
    發(fā)表于 10-22 07:03

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)

    Altair PollEx:PCB規(guī)則檢查及系統(tǒng)EMC仿真技術(shù)
    的頭像 發(fā)表于 09-17 11:19 ?5547次閱讀
    Altair PollEx:<b class='flag-5'>PCB</b><b class='flag-5'>規(guī)則</b>檢查及系統(tǒng)EMC仿真技術(shù)

    網(wǎng)課回放 I 升級版“站式” PCB 設(shè)計第四期:規(guī)則設(shè)置

    網(wǎng)課回放 I 升級版“站式” PCB 設(shè)計第四期:規(guī)則設(shè)置
    的頭像 發(fā)表于 06-06 18:58 ?904次閱讀
    網(wǎng)課回放 I 升級版“<b class='flag-5'>一</b>站式” <b class='flag-5'>PCB</b> 設(shè)計第四期:<b class='flag-5'>規(guī)則</b>設(shè)置

    超強(qiáng)超全布線經(jīng)驗教程大全

    PCB布線PCB設(shè)計中,布線是完成產(chǎn)品設(shè)計的重要步驟,可以說前面的準(zhǔn)備工作都是為它而做的, 在整個
    發(fā)表于 05-29 14:38

    高速PCB布局/布線的原則

    目錄:布線般原則1、PCB板知識2、5-5原則3、20H原則4、3W/4W/10W原則(W:Width)5、重疊電源與地線層規(guī)則6、
    的頭像 發(fā)表于 05-28 19:34 ?2635次閱讀
    高速<b class='flag-5'>PCB</b>布局/<b class='flag-5'>布線</b>的原則

    時源芯微 PCB 布線規(guī)則詳解

    PCB 布線規(guī)則詳解 走線方向控制規(guī)則 相鄰布線層的走線方向應(yīng)采用正交結(jié)構(gòu),避免不同信號線在相鄰層沿同方向走線,以此降低不必要的層間串?dāng)_。
    的頭像 發(fā)表于 05-20 16:28 ?1040次閱讀

    高層數(shù)層疊結(jié)構(gòu)PCB布線策略

    高層數(shù) PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數(shù)字接口到具有不同信號完整性要求的多個高速數(shù)字接口。從布線規(guī)劃和為各接口分配
    的頭像 發(fā)表于 05-07 14:50 ?1821次閱讀
    高層數(shù)層疊結(jié)構(gòu)<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    Debian和Ubuntu哪個好一些?

    兼容性對比Debian和Ubuntu哪個好一些,并為您揭示如何通過RAKsmart服務(wù)器釋放Linux系統(tǒng)的最大潛能。
    的頭像 發(fā)表于 05-07 10:58 ?1379次閱讀

    如何布線才能降低MDDESD風(fēng)險?PCB布局的抗干擾設(shè)計技巧

    在現(xiàn)代電子產(chǎn)品日益集成化、小型化的趨勢下,MDDESD(靜電二極管)防護(hù)設(shè)計變得至關(guān)重要。除了元器件選型,PCB布線與布局也是影響ESD抗擾性能的關(guān)鍵因素。作為FAE,本文將結(jié)合實戰(zhàn)經(jīng)驗,分享
    的頭像 發(fā)表于 04-25 09:43 ?883次閱讀
    如何<b class='flag-5'>布線</b>才能降低MDDESD風(fēng)險?<b class='flag-5'>PCB</b>布局的抗干擾設(shè)計技巧

    簡述電源設(shè)計經(jīng)驗技巧

    在電源設(shè)計領(lǐng)域中,經(jīng)驗的積累往往決定了產(chǎn)品的穩(wěn)定性和可靠性。若是電子新人了解到一些實用的設(shè)計技巧,電源設(shè)計將事半功倍。下面將總結(jié)大佬的14條電源設(shè)計經(jīng)驗,以此提供參考和指導(dǎo)。
    的頭像 發(fā)表于 04-23 09:26 ?1043次閱讀