Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些邏輯輸入懸空而導(dǎo)致Implementation的opt_design時會錯，比如：
報的錯誤是dac_spi_i0/bit_cnt[4]_i_4的這個LUT有個輸入懸空了，這個工程的邏輯比較簡單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復(fù)雜，在很內(nèi)部的一個LUT的輸入懸空了，找起來就很費勁了。
筆者碰到的問題是在vivado的axi-interconnect ip中報了這個錯誤，而且是ip內(nèi)部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過vivado提供了tcl指令可以幫我們快速找到這個LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就會快速定位到schematic中的位置：
審核編輯：湯梓紅
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
指令
+關(guān)注
關(guān)注
1文章
622瀏覽量
37493 -
邏輯
+關(guān)注
關(guān)注
2文章
834瀏覽量
30125 -
Vivado
+關(guān)注
關(guān)注
19文章
855瀏覽量
71034
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
Vivado時序約束中invert參數(shù)的作用和應(yīng)用場景
在Vivado的時序約束中，-invert是用于控制信號極性的特殊參數(shù)，應(yīng)用于時鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定信號的有效邊沿或邏輯極性。
vivado的hardware manager找不到HummingBird Evaluation kit，是什么原因？
購買了HummingBird Evaluation kit，按照書本的指示，
（1）連接FPGA JTAG
（2）連接電源，并上電
（3）打開vivado，并進(jìn)入Hardware manager，發(fā)現(xiàn)沒有找到HummingBird Evaluation kit
可能的原因
發(fā)表于 11-05 07:11
Hbirdv2在vivado2018.3上的仿真工作
=hbird-e200 CORE=e203 DOWNLOAD=itcm USE_NANO=1 NANO_PFLOAT=0（注意：DOWNLOAD=itcm必須改為itcm，因為在vivado中仿真時我們
發(fā)表于 10-31 08:43
在VIVADO中對NICE進(jìn)行波形仿真的小問題的解決
https://www.rvmcu.com/community-topic-id-386.html
以上鏈接為如何生成.verilog，并在VIVADO中生成波形的例子。我們在實踐過程中，發(fā)現(xiàn)了兩個
發(fā)表于 10-27 06:41
vcs和vivado聯(lián)合仿真
文檔中明確描述vivado2021.2版本對應(yīng)VCS的版本是2020.12，由于license問題所以選擇vcs2018的版本；雖然目前與官方的版本不匹配，但是不影響正常使用；
使用tcl界面
發(fā)表于 10-24 07:28
如何在vivado上基于二進(jìn)制碼對指令運行狀態(tài)進(jìn)行判斷
vivado仿真運行判斷狀態(tài)是否正確。
獲取二進(jìn)制代碼
在Nucleistudio中打開相關(guān)項目的Properties，按路徑打開C/C++ Build ->setting，找到
發(fā)表于 10-24 06:46
在vivado上基于二進(jìn)制碼對指令運行狀態(tài)進(jìn)行判斷
vivado仿真運行判斷狀態(tài)是否正確。
獲取二進(jìn)制代碼
在Nucleistudio中打開相關(guān)項目的Properties，按路徑打開C/C++ Build ->setting，找到
發(fā)表于 10-24 06:31
rt_object_get_information獲取到的鏈表為空怎么解決？
rtt啟動過程，在初始化堆的時候，進(jìn)入rt_object_init，調(diào)用rt_object_get_information獲取到的鏈表為空，導(dǎo)致系統(tǒng)起不來。
發(fā)表于 10-11 11:44
vivado仿真時GSR信號的影響
利用vivado進(jìn)行設(shè)計xilinx FPGA時，寫完設(shè)計代碼和仿真代碼后，點擊run simulation（啟動modelsim進(jìn)行仿真）。
Vivado無法選中開發(fā)板的常見原因及解決方法
對應(yīng)的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板，導(dǎo)致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
\"module object has no attribute load\"這個怎么解決？
\"module object has no attribute load\"這個怎么解決
發(fā)表于 06-19 07:03
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.2 為例）。
Vivado FIR IP核實現(xiàn)
Xilinx的FIR IP核屬于收費IP，但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學(xué)習(xí)，現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時也破解
使用DDS生成三個信號并在Vivado中實現(xiàn)低通濾波器
本文使用 DDS 生成三個信號，并在 Vivado 中實現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號。
工商網(wǎng)監(jiān)
評論