chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Vitis軟核固化代碼流程說(shuō)明

C29F_xilinx_inc ? 來(lái)源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在搭建完Block Design以及硬件代碼后,生成bit;

bit文件生成成功后,點(diǎn)擊Export Hardware,導(dǎo)出xsa文件:(xsa做連接使用)

pYYBAGIMpLWAV8FiAADPvihBBSE084.png

勾選 include bitstream

pYYBAGIMpLeAPhveAABtd-tcLyk470.png

有了xsa文件,就可以啟動(dòng)Vitis 了。

poYBAGIMpLiAELPhAADHqPZTiJo240.png

選擇工作目錄

poYBAGIMpLqAc7V6AACGScVafp8339.png

pYYBAGIMpLuAJ-24AACezsxXrag861.png

poYBAGIMpLyAQed0AAAuvOWie9M391.png

選擇使用xsa后,選擇XSA路徑即可。完成后bulid project?。?!
再建立一個(gè)APP project工程,用于代碼書寫。寫完后bulid project?。?!

開(kāi)始固化
固化需要兩步。
第一步是在Program FPGA對(duì)話框里面,將bit文件和Vitis工程elf文件合并成一個(gè)download.bit文件:

pYYBAGIMpL6AH9wiAAEGMUY6Q2Q814.png

第二步就是在Program Flash對(duì)話框中,把合并后的download.bit文件燒寫到SPI Flash里面:
選擇對(duì)應(yīng)型號(hào)flash即可。

poYBAGIMpMCAZrs3AABzKQQDOVs935.png

若更改vivado代碼更改了,新生成了bit文件,然后,整個(gè)Vitis工程都必須刪了重建!?。。。?!
重新建立Platform工程,Build一下,再重新建立Application工程,再Build一下
點(diǎn)Program FPGA生成download.bit,再點(diǎn)Program Flash把download.bit固化到flash

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4965

    瀏覽量

    73853
  • Vitis
    +關(guān)注

    關(guān)注

    0

    文章

    156

    瀏覽量

    8331
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    3562 單板機(jī) Linux 系統(tǒng)固化完全指南:從 SD 卡啟動(dòng)到 eMMC 永久部署

    本文為創(chuàng)龍科技 3562 單板機(jī)系統(tǒng)固化操作指南,核心涵蓋 SD 啟動(dòng)卡、升級(jí)卡制作,以及 eMMC 芯片系統(tǒng)固化與啟動(dòng)驗(yàn)證。文檔詳細(xì)說(shuō)明專用工具使用、鏡像燒錄參數(shù)配置、多方式啟動(dòng)測(cè)試流程
    的頭像 發(fā)表于 02-04 10:34 ?611次閱讀
    3562 單板機(jī) Linux 系統(tǒng)<b class='flag-5'>固化</b>完全指南:從 SD 卡啟動(dòng)到 eMMC 永久部署

    Vivado+Vitis將程序固化的Flash的操作流程

    ZYNQ 的程序固化是指將程序代碼永久存儲(chǔ)到非易失性存儲(chǔ)器中,使系統(tǒng)上電后能自動(dòng)加載運(yùn)行的過(guò)程。主要固化方式:QSPI Flash固化:常用方式,容量小,如啟動(dòng)
    的頭像 發(fā)表于 01-20 16:17 ?281次閱讀
    Vivado+<b class='flag-5'>Vitis</b>將程序<b class='flag-5'>固化</b>的Flash的操作<b class='flag-5'>流程</b>

    基于Vitis Model Composer完成全流程AI Engine開(kāi)發(fā)

    基于Vitis Model Composer進(jìn)行AI Engine(AIE)開(kāi)發(fā),核心優(yōu)勢(shì)體現(xiàn)在AIE專屬優(yōu)化、開(kāi)發(fā)流程簡(jiǎn)化、靈活的適配性、高效驗(yàn)證及量產(chǎn)適配等方面。
    的頭像 發(fā)表于 12-31 11:20 ?5675次閱讀
    基于<b class='flag-5'>Vitis</b> Model Composer完成全<b class='flag-5'>流程</b>AI Engine開(kāi)發(fā)

    開(kāi)啟功能的MOS管開(kāi)關(guān)電路說(shuō)明

    電源開(kāi)關(guān)電路,經(jīng)常用在各“功能模塊”電路的電源通斷控制,是常用電路之一。本文要講解的電源開(kāi)關(guān)電路,是用MOS管實(shí)現(xiàn)的,且?guī)?b class='flag-5'>軟開(kāi)啟功能。 電路說(shuō)明 電源開(kāi)關(guān)電路,尤其是MOS管電源開(kāi)關(guān)電路,經(jīng)常用在各
    發(fā)表于 12-01 08:23

    e203 如何和FPGA通信?

    求教e203 如何和FPGA通信
    發(fā)表于 11-07 06:15

    AMD Vitis AI 5.1測(cè)試版發(fā)布

    AMD Vitis AI 5.1全新發(fā)布——新增了對(duì) AMD Versal AI Edge 系列神經(jīng)網(wǎng)絡(luò)處理單元 (NPU) 的支持。Vitis AI 包含優(yōu)化的 NPU IP、模型編譯工具和部署 API,可在嵌入式平臺(tái)上實(shí)現(xiàn)可擴(kuò)展的高性能推理。
    的頭像 發(fā)表于 10-31 12:46 ?774次閱讀

    E203提高CPU時(shí)鐘頻率方法

    本文將分享我們團(tuán)隊(duì)提高E203主頻的辦法。 查閱芯來(lái)科技官方出版的《手把手教你設(shè)計(jì)CPU——RISC-V處理器篇》教材,我們發(fā)現(xiàn),原本設(shè)計(jì)的E203主時(shí)鐘域應(yīng)該是100MHZ
    發(fā)表于 10-29 06:19

    芯來(lái)e203移植開(kāi)發(fā)分享(二)——仿真文件簡(jiǎn)述與itcm固化程序

    根據(jù)上次的分享,已經(jīng)把e203成到verdi與vcs仿真環(huán)境下。這次簡(jiǎn)單介紹一下e203的仿真文件與itcm固化程序的仿真。 仿真文件 簡(jiǎn)單分析一下e203的自帶的仿真文件,跟著上次的分享,我們
    發(fā)表于 10-27 06:04

    ZYNQ UltraScalePlus RFSOC QSPI Flash固化常見(jiàn)問(wèn)題說(shuō)明

    璞致 ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常見(jiàn)問(wèn)題說(shuō)明
    發(fā)表于 08-08 15:49 ?0次下載

    如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

    最近我們分享了開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程Vitis 傳統(tǒng) IDE)和開(kāi)發(fā)者分享|AMD Vitis HLS 系列 2:AM
    的頭像 發(fā)表于 07-02 10:55 ?1411次閱讀
    如何在Unified IDE中創(chuàng)建視覺(jué)庫(kù)HLS組件

    使用AMD Vitis Unified IDE創(chuàng)建HLS組件

    這篇文章在開(kāi)發(fā)者分享|AMD Vitis HLS 系列 1 - AMD Vivado IP 流程Vitis 傳統(tǒng) IDE) 的基礎(chǔ)上撰寫,但使用的是 AMD Vitis Unifie
    的頭像 發(fā)表于 06-20 10:06 ?2285次閱讀
    使用AMD <b class='flag-5'>Vitis</b> Unified IDE創(chuàng)建HLS組件

    如何使用AMD Vitis HLS創(chuàng)建HLS IP

    本文逐步演示了如何使用 AMD Vitis HLS 來(lái)創(chuàng)建一個(gè) HLS IP,通過(guò) AXI4 接口從存儲(chǔ)器讀取數(shù)據(jù)、執(zhí)行簡(jiǎn)單的數(shù)學(xué)運(yùn)算,然后將數(shù)據(jù)寫回存儲(chǔ)器。接著會(huì)在 AMD Vivado Design Suite 設(shè)計(jì)中使用此 HLS IP,并使用嵌入式 Vitis 應(yīng)
    的頭像 發(fā)表于 06-13 09:50 ?1770次閱讀
    如何使用AMD <b class='flag-5'>Vitis</b> HLS創(chuàng)建HLS IP

    國(guó)際亮相中國(guó)建2025數(shù)字生態(tài)大會(huì)

    此前,5月13日至14日,中國(guó)建2025數(shù)字生態(tài)大會(huì)在雄安會(huì)展中心隆重召開(kāi)。大會(huì)以“數(shù)智賦能新生態(tài),轉(zhuǎn)型共贏創(chuàng)未來(lái)”為主題,由中國(guó)學(xué)會(huì)指導(dǎo)、中國(guó)建成員單位中華輝承辦。中
    的頭像 發(fā)表于 05-20 15:55 ?813次閱讀
    中<b class='flag-5'>軟</b>國(guó)際亮相中國(guó)<b class='flag-5'>核</b>建2025數(shù)字生態(tài)大會(huì)

    RZT2H CR52雙BOOT流程和例程代碼分析

    RZT2H是多核處理器,啟動(dòng)時(shí),需要一個(gè)“主”先啟動(dòng),然后主根據(jù)規(guī)則,加載和啟動(dòng)其他內(nèi)核。本文以T2H內(nèi)部的CR52雙為例,說(shuō)明T2H多核啟動(dòng)
    的頭像 發(fā)表于 04-03 17:14 ?2924次閱讀
    RZT2H CR52雙<b class='flag-5'>核</b>BOOT<b class='flag-5'>流程</b>和例程<b class='flag-5'>代碼</b>分析

    瑞薩RZT2H CR52雙BOOT流程和例程代碼分析

    以雙CR52 Core為例,說(shuō)明了T2H多核系統(tǒng)的BOOT流程。
    的頭像 發(fā)表于 04-02 09:28 ?2182次閱讀
    瑞薩RZT2H CR52雙<b class='flag-5'>核</b>BOOT<b class='flag-5'>流程</b>和例程<b class='flag-5'>代碼</b>分析