chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用Jtag Master來調(diào)試FPGA程序

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

FPGA進行上板調(diào)試時,使用最多的是SignalTap,但SignalTap主要用來抓取信號時序,當(dāng)需要發(fā)送信號到FPGA時,Jtag Master可以發(fā)揮很好的作用,可以通過Jtag Master對FPGA進行讀寫測試,使用tcl腳本控制Jtag Master可以完成復(fù)雜的測試功能。使用jtag master進行調(diào)試時分為如下步驟:

  • 將JTAG to Avalon Master Bridge Intel FPGA IP加入代碼
  • 根據(jù)Avalon-MM總線時序編寫測試代碼
  • 編寫tcl腳本
  • 在System Console上運行tcl腳本進行調(diào)試

Jtag Master
在邏輯代碼中加入JTAG to Avalon Master Bridge Intel FPGA IP ,IP路徑如下。

poYBAGIMpnqAWGJ1AAB7iHPHINg582.png

Avalon-MM總線時序
jtag_master模塊例化到fpga代碼中,使用Verilog根據(jù)Avalon-MM時序圖編寫讀寫代碼。master_read有效時將數(shù)據(jù)發(fā)送到master_readdata。master_write有效時,將master_writedata數(shù)據(jù)寫入FPGA。

pYYBAGIMpnyABBZZAAFoe6g9zPk897.png

jtag_master u0 (
.clk_clk (_connected_to_clk_clk_),
.clk_reset_reset (_connected_to_clk_reset_reset_),
.master_reset_reset (_connected_to_master_reset_reset_),
.master_address (_connected_to_master_address_),
.master_readdata (_connected_to_master_readdata_),
.master_read (_connected_to_master_read_),
.master_write (_connected_to_master_write_),
.master_writedata (_connected_to_master_writedata_),
.master_waitrequest (_connected_to_master_waitrequest_),
.master_readdatavalid (_connected_to_master_readdatavalid_),
.master_byteenable (_connected_to_master_byteenable_)
);

編寫TCL腳本

global claimed_path_jtag
#啟動jtag master服務(wù)
proc start_jtag {} {
set service_type "master"
set jtag_path [lindex [get_service_paths $service_type] 0]
puts $jtag_path
set ::claimed_path_jtag [claim_service $service_type $jtag_path mylib]
}
# 下載函數(shù)
proc config {sof_file} {
set device_index 0
set device [lindex [get_service_paths device] $device_index]
puts "download..."
device_download_sof $device $sof_file
}
#關(guān)閉jtag master服務(wù)
proc end_jtag {} {
close_service master $::claimed_path_jtag
}
#寫函數(shù)
proc jtag_write {addr data} {
master_write_32 $::claimed_path_jtag $addr $data
}
#讀函數(shù)
proc jtag_read {addr} {
set result [master_read_32 $::claimed_path_jtag $addr 1]
return $result
}
#測試讀寫
proc test { } {
#地址0中寫入1
jtag_write 0x0 0x1
#讀取地址0
jtag_read 0x0
}

上電測試
打開System Console

poYBAGIMpn2AdNliAABTA5WKcac796.png

運行如下指令
source jtag.tcl //tcl 腳本
config output_files/test.sof //下載文件
start_jtag //打開jatg master服務(wù)
test //測試讀寫函數(shù)
end_jtag //關(guān)閉jatg master服務(wù)

pYYBAGIMpn6AUiQbAABEsWRSNts054.png
審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1663

    文章

    22491

    瀏覽量

    638896
  • 程序
    +關(guān)注

    關(guān)注

    117

    文章

    3847

    瀏覽量

    85447
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    如何知道JTAG在I.MX8MPLUS中是啟用還是禁用?

    當(dāng)我嘗試通過 JTAG 進行調(diào)試失敗時。是否有任何特定的程序需要通過 JTAG 進行調(diào)試,請?zhí)峒霸撨^程。 我的問題: 1. 我想讓
    發(fā)表于 04-06 06:26

    突破AMP架構(gòu)調(diào)試瓶頸:RK3568開發(fā)板的JTAG仿真方案

    JTAG(Joint Test Action Group)調(diào)試技術(shù)是一種廣泛應(yīng)用于嵌入式系統(tǒng)開發(fā)和硬件測試的國際標(biāo)準(zhǔn)技術(shù),它具備深度交互與實時控制能力,可在線設(shè)置斷點、執(zhí)行單步調(diào)試,同時支持實時查看
    的頭像 發(fā)表于 02-27 08:03 ?7647次閱讀
    突破AMP架構(gòu)<b class='flag-5'>調(diào)試</b>瓶頸:RK3568開發(fā)板的<b class='flag-5'>JTAG</b>仿真方案

    用于SWD/JTAG調(diào)試器的多功能轉(zhuǎn)接板設(shè)計

    這款多功能轉(zhuǎn)接板主要設(shè)計用于與 J-Link 調(diào)試器配合使用(同時兼容其他采用標(biāo)準(zhǔn) 20 引腳 JTAG/SWD 引腳定義的調(diào)試器),允許用戶在 0.1" (2.54mm
    的頭像 發(fā)表于 01-19 09:46 ?3537次閱讀
    用于SWD/<b class='flag-5'>JTAG</b><b class='flag-5'>調(diào)試</b>器的多功能轉(zhuǎn)接板設(shè)計

    咨詢一下工業(yè)設(shè)計中批量生產(chǎn)FPGA時,程序是如何批量下載

    FPGA 程序燒寫過程中,無論是選用外部 FLASH 還是內(nèi)部 FLASH,借助 JTAG 接口使用燒寫器進行燒寫,都是較為簡便的方式。然而,不同廠家所提供的燒寫界面存在差異,而且不同單板的
    發(fā)表于 12-24 22:40

    嵌入式開發(fā)調(diào)試神器全解析:JTAG、SWD、串口打印

    寫嵌入式代碼只是第一步,調(diào)試才是決定項目能不能順利推進的關(guān)鍵。MCU不跑?外設(shè)不響應(yīng)?代碼跑飛?沒有合適的調(diào)試手段,排查問題就像摸黑找路。本文帶你搞懂三大調(diào)試利器——JTAG、SWD、
    的頭像 發(fā)表于 11-24 19:04 ?1185次閱讀
    嵌入式開發(fā)<b class='flag-5'>調(diào)試</b>神器全解析:<b class='flag-5'>JTAG</b>、SWD、串口打印

    閃燈程序的構(gòu)建與調(diào)試

    在上一篇文章中我們成功了搭建了環(huán)境,那么接下來就用閃燈程序認識一下編譯和調(diào)試工具吧!
    的頭像 發(fā)表于 11-05 14:52 ?4424次閱讀
    閃燈<b class='flag-5'>程序</b>的構(gòu)建與<b class='flag-5'>調(diào)試</b>

    基于FPGA平臺的蜂鳥E203 JTAG debug出錯問題的解決思路

    大概花了三天時間完成了蜂鳥E203 SOC在zynq7100 FPGA的移植工作,并完成了hello world程序的在線debug調(diào)試。 蜂鳥E203的移植在網(wǎng)上有大把的demo,其中bit文件
    發(fā)表于 10-28 07:38

    使用蜂鳥調(diào)試器,無法用cjtag協(xié)議調(diào)試CM32M433R芯片怎么解決?

    1.問題簡述 使用RV_STAR上集成的蜂鳥調(diào)試器,連接到CM32M433R-START開發(fā)板上的jtag端口,使用cjtag協(xié)議調(diào)試MCU,但在openocd配置文件里開啟
    發(fā)表于 10-20 07:31

    JTAG標(biāo)準(zhǔn)的狀態(tài)機實現(xiàn)

    JTAG作為一項國際標(biāo)準(zhǔn)測試協(xié)議(IEEE1149.1兼容),主要用于芯片內(nèi)部測試和調(diào)試。目前的主流芯片均支持JTAG協(xié)議,如DSP、FPGA、ARM、部分單片機等。標(biāo)準(zhǔn)的
    的頭像 發(fā)表于 08-21 15:12 ?2942次閱讀
    <b class='flag-5'>JTAG</b>標(biāo)準(zhǔn)的狀態(tài)機實現(xiàn)

    使用BLE(CYW20829)作為SPI slave和MCU(TC387)作為SPI master調(diào)試SPI通信時遇到的問題求解

    我們這邊使用BLE(CYW20829)作為SPI slave和MCU(TC387)作為SPI master,調(diào)試SPI通信時,遇到兩個問題: 1. 1.slave接收來自master的數(shù)據(jù),rx中斷
    發(fā)表于 07-01 08:28

    FPGA調(diào)試方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一種用于調(diào)試和測試FPGA設(shè)計的IP核,它允許設(shè)計者通過JTAG接口實時讀取和寫入FPGA內(nèi)部的寄存器,從而檢查設(shè)
    的頭像 發(fā)表于 06-09 09:32 ?4316次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>調(diào)試</b>方式之VIO/ILA的使用

    FPGA遠程燒寫bit文件和調(diào)試ILA指南

    FPGA 開發(fā)過程中,燒寫bit文件和使用ILA進行調(diào)試是再常見不過的操作。但如果 FPGA 板卡被放在機房,或者通過PCIe插在服務(wù)器上,那么每次調(diào)試時我們都不得不帶著筆記本電腦
    的頭像 發(fā)表于 06-05 16:41 ?2772次閱讀
    <b class='flag-5'>FPGA</b>遠程燒寫bit文件和<b class='flag-5'>調(diào)試</b>ILA指南

    有辦法讓SDK 1.3.5與JTAG調(diào)試器配合使用嗎?

    其切換到 FX3 SDK 1.3.4,則一切正常。 看來 SDK 1.3.5 中的預(yù)置庫出了問題,因為這是唯一真正發(fā)生變化的地方。 有辦法讓 SDK 1.3.5 與 JTAG 調(diào)試器配合使用嗎?
    發(fā)表于 05-23 07:32

    RISC-V JTAG:開啟MCU 芯片調(diào)試之旅

    基于 RISC-V 架構(gòu)的 MCU 芯片JTAG 調(diào)試過程及操作,為后續(xù)類似調(diào)試工作提供詳實參考的依據(jù),助力研發(fā)團隊高效推進芯片研發(fā)進程。 RISC-V 架構(gòu)以其開源、模塊化等優(yōu)勢在 MCU 芯片領(lǐng)域嶄露頭角。
    的頭像 發(fā)表于 05-07 17:57 ?2950次閱讀
    RISC-V <b class='flag-5'>JTAG</b>:開啟MCU 芯片<b class='flag-5'>調(diào)試</b>之旅

    FPGAJtag接口燒了,怎么辦?

    在展開今天的文章前,先來討論一個問題:FPGAjtag接口燒了怎么辦?JTAG接口的輸入引腳通常設(shè)計為高阻抗,這使得它們對靜電電荷積累非常敏感,由于JTAG接口需要頻繁連接
    的頭像 發(fā)表于 04-27 11:01 ?2819次閱讀
    <b class='flag-5'>FPGA</b>的<b class='flag-5'>Jtag</b>接口燒了,怎么辦?