1、綜合-優(yōu)化資源

當選擇為none,綜合器優(yōu)化的最少,當選擇為full時,綜合器優(yōu)化的最多,選擇rebuilt時,工具自動選擇一個折中的方案,對當前工程做優(yōu)化。如果在rebuilt的選項不希望一些信號被優(yōu)化,則可以調(diào)用原語進行約束。
對于模塊,想保留該模塊的層次結構
(* keep_hierarchy=“yes” )
對于信號,在實際使用中,最好作用于寄存器,有的wire即使約束,也會被優(yōu)化。
( keep=“true” )
2、綜合-資源共享

當選擇為on時,使能資源共享,當選擇為off時,關閉資源共享,當選擇為auto時,綜合器會根據(jù)時序的余量自動選擇是否啟動資源共享。
注意,此此選項只對當前代碼中加減乘有影響。
3、綜合-扇出限制

默認是10000,這只是一個籠統(tǒng)的全局設置,對復位無效。
對于單一信號的扇出約束,使用約束
( max_fanout= *)
4、狀態(tài)機的編碼方式

當選擇為auto時,綜合器會根據(jù)當前的代碼,自動選擇最有的編碼方式。
審核編輯:湯梓紅
-
Vivado
+關注
關注
19文章
848瀏覽量
70531
發(fā)布評論請先 登錄
蜂鳥E203 ARTY綜合時出現(xiàn)的unconnected問題怎么解決?
開源RISC-V處理器(蜂鳥E203)學習(二)修改FPGA綜合環(huán)境(移植到自己的Xilinx FPGA板卡)
vivado時序分析相關經(jīng)驗
Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法
vcs和vivado聯(lián)合仿真
FPGA開發(fā)板vivado綜合、下載程序問題匯總
Vivado浮點數(shù)IP核的一些設置注意點
Vivado無法選中開發(fā)板的常見原因及解決方法
關于交流負載模式中的CF值設置(下)
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
一文詳解Vivado時序約束
e203在vivado硬件里自定義指令識別為非法指令怎么解決?
Vivado Design Suite用戶指南:邏輯仿真

關于Vivado綜合設置使用總結
評論