電子發(fā)燒友網(wǎng)報(bào)道（文/李彎彎）當(dāng)前許多行業(yè)都采用人工智能來解決棘手問題，包括工業(yè)制造領(lǐng)域，隨著工業(yè)4.0在2010年代早期進(jìn)一步演進(jìn)，AI在制造環(huán)境中的重要性與日俱增。

如今，許多應(yīng)用都會利用AI來促進(jìn)制造和業(yè)務(wù)經(jīng)營、流程、安保和供應(yīng)鏈等更加流暢高效。通過運(yùn)用預(yù)測性算法，AI可以監(jiān)控設(shè)備狀況，優(yōu)化維護(hù)日程，最終還能預(yù)報(bào)機(jī)械故障。

在持續(xù)興旺發(fā)展的工業(yè)4.0和正在演進(jìn)的工業(yè)5.0中，AI依然是一個(gè)重要的組成部分。然而，AI算法的蓬勃發(fā)展離不開實(shí)時(shí)數(shù)據(jù)。

與4G相比，5G網(wǎng)絡(luò)可提供100倍的帶寬和500倍的信道數(shù)量。5G網(wǎng)絡(luò)與IoT結(jié)合之后，海量的輸入數(shù)據(jù)在計(jì)算機(jī)領(lǐng)域中引出了一種新范式，即對數(shù)據(jù)加速器的需求。

FPGA在加速AI算法上的獨(dú)特優(yōu)勢

數(shù)據(jù)加速的賽場上有三種各異的硬件方式，即GPU、FPGA和定制ASIC。ASIC的效率與性能最為出色，但功能完全固定，缺乏必需的靈活性，無法適應(yīng)AI算法的變化、新興技術(shù)的參數(shù)改動、供應(yīng)商要求和負(fù)載優(yōu)化。

GPU是傳統(tǒng)核心數(shù)據(jù)中心的主力，僅限于純粹運(yùn)算這樣的使用場景，而不能提供大多數(shù)場景中需要利用到的聯(lián)網(wǎng)與存儲加速的能力，并且能耗和成本較高。

FPGA可以加速聯(lián)網(wǎng)、運(yùn)算和存儲，速度與ASIC相仿，也具備了必需的靈活性，能夠?yàn)槿缃竦暮诵呐c邊緣數(shù)據(jù)中心提供理想的數(shù)據(jù)加速。

除了數(shù)據(jù)加速之外，F(xiàn)PGA還將在傳感器融合和傳入數(shù)據(jù)流合并等領(lǐng)域發(fā)揮關(guān)鍵作用，為數(shù)據(jù)消費(fèi)打下了堅(jiān)實(shí)的基礎(chǔ)。

“FPGA提供了類似于ASIC的性能和比圖形處理器（GPU）更高的靈活性。”Achronix產(chǎn)品營銷高級經(jīng)理Tom Spencer在接受電子發(fā)燒友采訪的時(shí)候說到。

Achronix產(chǎn)品營銷高級經(jīng)理Tom Spencer

Achronix的產(chǎn)品解決AI/ML硬件中的普遍痛點(diǎn)

Achronix是一家高性能的現(xiàn)場可編程邏輯門陣列（FPGA）技術(shù)供應(yīng)商，該公司不僅可以提供FPGA芯片解決方案，還能提供嵌入式FPGA（eFPGA）半導(dǎo)體知識產(chǎn)權(quán)（IP）。

包括與云計(jì)算和企業(yè)數(shù)據(jù)中心匹配的Speedster7t系列FPGA產(chǎn)品，以及通過集成到專用集成電路（ASIC）或系統(tǒng)級芯片（SoC）之中，進(jìn)入到嵌入式應(yīng)用的Speedcore嵌入式FPGA IP。

通過這樣的產(chǎn)品組合，合作伙伴都可以為其人工智能/機(jī)器學(xué)習(xí)（AI/ML）解決方案找到合適的解決方案。

值得關(guān)注的是，Achronix的產(chǎn)品結(jié)合了三個(gè)關(guān)鍵的構(gòu)建模塊，可以解決當(dāng)前AI/ML硬件中的普遍痛點(diǎn)：存儲帶寬、計(jì)算吞吐量和片上數(shù)據(jù)傳輸。

據(jù)Tom Spencer介紹，Achronix在其FPGA中率先利用二維片上網(wǎng)絡(luò)（2D NoC）來連接所有其他功能塊、I/O接口和FPGA邏輯陣列，這種新的內(nèi)部通信設(shè)施即二維片上網(wǎng)絡(luò)擁有20Tbps的雙向帶寬，這使得Speedster7t器件在整個(gè)FPGA市場在片上可以實(shí)現(xiàn)最快的數(shù)據(jù)傳輸。

同時(shí)，通過充分考慮當(dāng)前各種機(jī)器學(xué)習(xí)和神經(jīng)網(wǎng)絡(luò)模型所需的計(jì)算資源，Achronix開發(fā)了一種獨(dú)特的乘法和累加模塊，并將其稱為機(jī)器學(xué)習(xí)處理器或MLP。

MLP使用自己的內(nèi)置存儲器以實(shí)現(xiàn)極低的延遲，可以在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行多達(dá)32次乘法運(yùn)算和1次累加運(yùn)算。在Speedster7t系列AC7t1500 FPGA芯片中有超過2500個(gè)MLP，實(shí)現(xiàn)高達(dá)61 TOPS計(jì)算能力。

但是如果沒有足夠的存儲器來支持計(jì)算資源，無論是MLP還是2D NoC都是不完整的，Achronix的7t1500 FPGA器件可以提供多達(dá)8個(gè)GDDR6控制器，總帶寬為4Tbps。

結(jié)語

在解決方案中使用剛好足夠的FPGA資源提供靈活性，同時(shí)強(qiáng)化使用傳統(tǒng)ASIC模型不需要靈活性的電路，用戶可以獲得兩全其美的效果，為所有固定功能提供ASIC級別的最高效率和性能，同時(shí)保持靈活性，可以適應(yīng)不斷變化的需求、終端用戶的獨(dú)特要求和不斷變化的規(guī)范。