在開展下一代SoC設(shè)計(jì)的過程中，對客戶需求和市場需求的預(yù)測無疑是最主要的驅(qū)動因素，相信大家都希望設(shè)計(jì)出跟別家不一樣的、有賣點(diǎn)的產(chǎn)品，因此如何設(shè)計(jì)出具有差異化的芯片是開發(fā)者設(shè)計(jì)工作中的重中之重。

在考慮差異化的同時(shí)，當(dāng)然也要考慮性能、功耗、面積(PPA)等關(guān)鍵指標(biāo)，特別是對于那些用于邊緣設(shè)備和電池驅(qū)動設(shè)備的SoC, 對于面積和功耗的要求會很嚴(yán)苛。若想讓芯片實(shí)現(xiàn)差異化，在眾多競品中脫穎而出，同時(shí)又能實(shí)現(xiàn)最佳PPA，處理器作為芯片的“大腦”，其實(shí)是一個很好的切入點(diǎn)。如果可以定制化處理器IP，比如根據(jù)特定用例來實(shí)現(xiàn)最佳PPA，那么情況也將大不相同。

專用處理器架構(gòu)

過去，大型半導(dǎo)體公司針對特定應(yīng)用自行開發(fā)并維護(hù)處理器的現(xiàn)象并不少見，但這種做法是相當(dāng)費(fèi)錢的，再加上這樣做還需要自行搭建軟件生態(tài)系統(tǒng)，一家公司很難完全應(yīng)付得來。因此，現(xiàn)在比較普遍的做法是使用基于標(biāo)準(zhǔn)指令集(ISAs)的處理器IP。

通用處理器可以執(zhí)行很多操作，但卻可能無法根據(jù)特定需求對重要或重復(fù)的功能進(jìn)行高效處理。在這種情況下，開發(fā)者可以考慮針對特定需求對拓展指令集進(jìn)行定制。如果沒有現(xiàn)成的處理器IP滿足開發(fā)團(tuán)隊(duì)的PPA要求，開發(fā)者們可選擇構(gòu)建自己的專用處理器或加速器。這項(xiàng)工作任務(wù)艱巨，但卻十分有必要，其工作量主要取決于設(shè)計(jì)方法是手動編碼還是以某種方式自動化。所有處理器都適合的方案肯定是不存在的，在選擇最佳實(shí)現(xiàn)路徑時(shí)，硬件優(yōu)化水平、上市時(shí)間、編程難易程度都是重要的考量因素。

處理器IP的成敗取決于編程的難易程度。要建立一個強(qiáng)大的軟件開發(fā)生態(tài)系統(tǒng)，需要從商業(yè)伙伴到開源組織等多方資源的共同投入，絕非一己之力可以完成。標(biāo)準(zhǔn)指令集可以對程序開發(fā)者、工具供應(yīng)商、操作系統(tǒng)供應(yīng)商等多方軟件投資進(jìn)行匯總。但是如果不在指令集的多種實(shí)現(xiàn)路徑中強(qiáng)制要求軟件兼容性，拓展指令集將會有分散投資的風(fēng)險(xiǎn)。

現(xiàn)在的SoC可以處理大量的特定軟件工作負(fù)載，以前那種用一個大型應(yīng)用處理器完成所有任務(wù)的做法已經(jīng)過時(shí)了?，F(xiàn)在的普遍做法是將一組異構(gòu)處理器內(nèi)核集成在SoC架構(gòu)中，每個內(nèi)核處理特定的軟件工作負(fù)載。特別是對于嵌入式設(shè)備而言，在每個邏輯和能量單位都很重要的情況下，類似于CPU、DSP、GPU、ISP、NPU和定制加速器等專用處理器的效率對設(shè)計(jì)的可行性至關(guān)重要。

處理器IP的受眾也在發(fā)生變化。以前基本都是傳統(tǒng)半導(dǎo)體公司才會自己設(shè)計(jì)芯片，現(xiàn)在，手機(jī)和汽車等行業(yè)的OEMs也在不斷垂直整合業(yè)務(wù)，開始自己設(shè)計(jì)芯片，或處理器。無論是小型初創(chuàng)企業(yè)還是大型系統(tǒng)級公司，芯片和專用處理器對于開發(fā)者來說都是實(shí)現(xiàn)產(chǎn)品化的一種重要手段。

加速定制化

處理器IP是關(guān)鍵

定制處理器的涵蓋范圍很廣，包括以下類型：

具有不同配置的通用處理器

可拓展處理器：憑借定制化指令或硬件，通過硬件加速來加速特定任務(wù)，比如處理理AI/信號處理算法

從零開始的完全定制處理器

新思科技的可授權(quán)處理器IP，如DesignWare ARC處理器IP可為開發(fā)者提供極大的靈活性。ARC內(nèi)核具有高度可配置性，因此芯片上的每個實(shí)例都可以實(shí)現(xiàn)定制，從而獲得最佳PPA。開發(fā)者對于哪些邏輯和內(nèi)存能夠被實(shí)例化都了如指掌，他們可以自行決定如何滿足特定應(yīng)用程序的需求。

ARC處理器是可擴(kuò)展的。ARC處理器拓展(APEX)技術(shù)已獲得專利，用戶不僅可以添加自己的指令，還可以添加寄存器、條件和狀態(tài)代碼，甚至可以添加自己的硬件設(shè)計(jì)(Verilog RTL)。這些定制化內(nèi)容可以顯著加快軟件執(zhí)行，減少代碼長度和循環(huán)次數(shù)，進(jìn)而降低能耗。

所有ARC處理器，包括CPU、DSP和基于AI的處理器，都構(gòu)建在通用指令集上，利用通用編程環(huán)境和工具鏈簡化整個產(chǎn)品組合中的軟件遷移。新思科技、商業(yè)合作伙伴和開源組織提供了一個由操作系統(tǒng)、編譯器、調(diào)試器、中間件等組成的生態(tài)系統(tǒng)，使ARC開發(fā)者能夠在多個設(shè)計(jì)和多代設(shè)備上保留和使用最初嵌入的軟件。

新思科技的ASIP Designer工具可以進(jìn)一步加速處理器定制。該工具可基于模型來實(shí)現(xiàn)快速的架構(gòu)探索和實(shí)現(xiàn)，自動創(chuàng)建專用于應(yīng)用程序的指令集處理器(ASIP)和相應(yīng)的SDK(包括編譯器、調(diào)試器、分析器、模擬器)。這一工具的主要價(jià)值之一是使開發(fā)者能夠快速迭代處理器架構(gòu)。ASIP Designer根據(jù)處理器模型自動生成SDK，使用戶能夠在設(shè)計(jì)上運(yùn)行實(shí)際軟件并調(diào)整架構(gòu)，然后根據(jù)需要重復(fù)此操作，直至達(dá)到PPA目標(biāo)。當(dāng)滿足需求時(shí)，該工具會自動生成可合成的RTL。如果現(xiàn)成的處理器IP無法滿足PPA要求，ASIP Designe將為開發(fā)者們提供最大的靈活性，讓他們能夠根據(jù)特定的用例來設(shè)計(jì)可編程處理器或加速器。

結(jié) 語

當(dāng)下芯片行業(yè)發(fā)展十分迅速，競爭激烈。開發(fā)者們都力求實(shí)現(xiàn)芯片差異化來站穩(wěn)腳跟。定制處理器是助力開發(fā)者同時(shí)實(shí)現(xiàn)芯片差異化和最佳PPA這兩大的目標(biāo)的方法之一。處理器實(shí)現(xiàn)定制化的方式很多，比如配置微調(diào)、擴(kuò)展整合、從零開始構(gòu)建自己的處理器等，但應(yīng)用最廣泛的方式是在設(shè)計(jì)上打上企業(yè)獨(dú)有的標(biāo)記。

原文標(biāo)題：打造芯片設(shè)計(jì)“最強(qiáng)大腦”，讓芯片定制化更簡單

文章出處：【微信公眾號：新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

審核編輯：湯梓紅