Allegro在導(dǎo)入網(wǎng)表文件時(shí)或者運(yùn)行軟件的時(shí)候出現(xiàn)如下截圖報(bào)錯(cuò),很多網(wǎng)友找不到解決方法,其實(shí)是可以根據(jù)下面?zhèn)z種方法去解決這個(gè)問(wèn)題的。

第一種解決辦法:
1、當(dāng)在設(shè)計(jì)過(guò)程中出現(xiàn)這個(gè)問(wèn)題或者是在剛打開(kāi)這個(gè)某一些文件出現(xiàn)這個(gè)問(wèn)題的時(shí)候,可以點(diǎn)擊菜單欄命令“Tools--Database Check”進(jìn)行文件檢測(cè)。


2、點(diǎn)擊之后彈出如上對(duì)畫(huà)框,將其中所有方框中的勾全部都勾選上。再點(diǎn)擊check 進(jìn)行檢測(cè)即可。
第二種解決辦法:
導(dǎo)致出現(xiàn)這個(gè)報(bào)錯(cuò)的還有一種誘因,就是版本文件不同。這個(gè)版本文件不同是指的:假如當(dāng)前文件版本是16.6版本設(shè)計(jì)的,但是又用17.x版本進(jìn)行設(shè)計(jì),也會(huì)導(dǎo)出出現(xiàn)這個(gè)報(bào)錯(cuò)。所以在設(shè)計(jì)之前最好是檢查一下文件版本,然后再進(jìn)行設(shè)計(jì)?;蛘呤?a href="http://m.brongaenegriffin.com/v/tag/1247/" target="_blank">電腦上的可以裝多個(gè)版本的Allegro軟件(安裝多個(gè)版本的方法可以在論壇上面搜索參考)這樣的話就可以很大程度上避免很多的一些沒(méi)必要的報(bào)錯(cuò)。
審核編輯:湯梓紅
-
allegro
+關(guān)注
關(guān)注
42文章
757瀏覽量
149561 -
網(wǎng)表
+關(guān)注
關(guān)注
0文章
15瀏覽量
7931
原文標(biāo)題:Allegro在導(dǎo)入Logic原理圖網(wǎng)表文件時(shí)出現(xiàn).SVA報(bào)錯(cuò)的詳細(xì)解決辦法
文章出處:【微信號(hào):FANYPCB,微信公眾號(hào):凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
Allegro更新原理圖導(dǎo)入網(wǎng)表后,Xnet混亂何解?
allegro導(dǎo)入網(wǎng)表問(wèn)題
緊急!??!allegro 導(dǎo)入網(wǎng)表報(bào)錯(cuò)
跪求高手??!allegro第三方導(dǎo)入網(wǎng)表時(shí)提示找不到元件
allegro第三方導(dǎo)入網(wǎng)表時(shí)提示找不到元件
cadence allegro 16.5軟件pcb導(dǎo)入網(wǎng)表時(shí)出現(xiàn)以下錯(cuò)誤,導(dǎo)致導(dǎo)入失敗,無(wú)法添加和預(yù)覽封轉(zhuǎn)元件,求大神解答
allegro pcb desiger 導(dǎo)入網(wǎng)表
高速PCB設(shè)計(jì)allegro軟件操作導(dǎo)入網(wǎng)表的兩種方法
在allegro中導(dǎo)入網(wǎng)表,老是提示封裝名字無(wú)效或者太長(zhǎng)的錯(cuò)誤,什么原因呀?
導(dǎo)入網(wǎng)絡(luò)表文件
allegro出鉆孔文件,生成鉆孔表時(shí),出現(xiàn)報(bào)錯(cuò)
Ad導(dǎo)入allegro的PCB brd文件報(bào)錯(cuò)
cadence導(dǎo)入網(wǎng)表時(shí)出現(xiàn)錯(cuò)誤
為什么PCB板上沒(méi)有顯示Allegro軟件導(dǎo)入的網(wǎng)表?
導(dǎo)入網(wǎng)絡(luò)表文件

Allegro在導(dǎo)入網(wǎng)表文件時(shí)出現(xiàn)報(bào)錯(cuò)的解決方法
評(píng)論