在FPGA設(shè)計(jì)中，雙向IO（輸入輸出引腳）是一個(gè)比較麻煩的東西，但是信號(hào)線(xiàn)用作總線(xiàn)等雙向數(shù)據(jù)傳輸時(shí)就要用到inout類(lèi)型。

以下用液晶的的數(shù)據(jù)線(xiàn)用作雙向IO示例：

說(shuō)是雙向IO端口，其實(shí)輸入和輸出不是同時(shí)進(jìn)行的，需要有一個(gè)控制信號(hào)out_en來(lái)控制端口什么時(shí)候?yàn)檩敵?，什么時(shí)候?yàn)檩斎搿?/p>

那這里就需要引入一個(gè)三態(tài)門(mén)結(jié)構(gòu)電路。

三態(tài)門(mén)結(jié)構(gòu)

那么三態(tài)門(mén)的結(jié)構(gòu)是怎樣的呢？

三態(tài)門(mén)電路的輸出結(jié)構(gòu)和普通門(mén)電路的輸出結(jié)構(gòu)有很大的不同，因?yàn)樗陔娐分性黾恿艘粋€(gè)輸出控制端EN。

由上圖看出，在單相三態(tài)門(mén)中，當(dāng)EN=1時(shí)，對(duì)原電路無(wú)影響，電路的輸出符合原來(lái)電路的所有邏輯關(guān)系，即A可以輸出到B。當(dāng)EN= 0時(shí)，電路內(nèi)部的所有輸出與外部將處于一種關(guān)斷狀態(tài)。

因此，當(dāng)FPGA的信號(hào)線(xiàn)存在雙向IO時(shí)，可以有兩個(gè)三態(tài)門(mén)來(lái)控制，一個(gè)控制輸出，一個(gè)控制輸入，結(jié)構(gòu)如下：

當(dāng)ENout=1，ENin=0時(shí)，雙向三態(tài)門(mén)的電路傳輸方向是A->B；
當(dāng)ENout=0，ENin=1時(shí)，雙向三態(tài)門(mén)的電路傳輸方向是B->A；

模型分析

下面簡(jiǎn)單做個(gè)簡(jiǎn)易模型來(lái)說(shuō)明雙向IO如何分別實(shí)現(xiàn)作為輸入端口和輸出端口的功能，模塊圖如下：

模型引腳定義

（1）輸入口A定義：當(dāng)雙向端口dinout作為輸出口時(shí)，我們將A端口輸入數(shù)據(jù)傳到模塊中，讓數(shù)據(jù)從dinout口出來(lái)。

（2）輸出端口B定義：當(dāng)當(dāng)雙向端口dinout作為輸入口時(shí)，我們將dinout端口輸入數(shù)據(jù)傳到模塊中，讓數(shù)據(jù)從B口出來(lái)。

（3）EN控制信號(hào)定義：當(dāng)EN=1時(shí)，開(kāi)通三態(tài)門(mén)，將dinout作為輸出口使用，當(dāng)EN=0時(shí)，把三態(tài)門(mén)置為高阻態(tài)，這時(shí)dinout作為輸入口用。

代碼展示

編譯分析后查看RTL視角邏輯電路，符合原有模型設(shè)計(jì)。

總結(jié)說(shuō)明

（1）FPGA內(nèi)部不允許傳遞雙向IO信號(hào)，只有FPGA對(duì)外部才能定義為雙向IO端口，即只有在頂層輸出的信號(hào)才可以被賦值為高阻態(tài)。

（2）在結(jié)構(gòu)化建模的過(guò)程中，一個(gè)模塊一個(gè)功能的建模，當(dāng)涉及到內(nèi)部模塊的端口是雙向IO端口時(shí)，然后根據(jù)一個(gè)雙向IO對(duì)應(yīng)一個(gè)輸入，一個(gè)輸出和一個(gè)使能控制，把模塊中雙向IO的輸出用輸出端口代替，雙向IO的輸入用輸入端口代替，引出使能信號(hào)，并把對(duì)應(yīng)assign中賦值的高阻態(tài)z根據(jù)實(shí)際情況給出0或1，來(lái)解決FPGA內(nèi)部雙向IO連接問(wèn)題。

審核編輯 ：李倩