編者按：模擬芯片技術(shù)的長期目標(biāo)是在減少能量消耗的同時增加可操作信息量，從而實(shí)現(xiàn)高效、實(shí)時（低延遲）的傳感-模擬-信息通路，實(shí)際信息壓縮比期望做到10^5（即10萬）：1。

在此十年中，美國將每年投資6億美元用于研究模擬電子的新方向。已選優(yōu)先研究的課題羅列如下。

美國半導(dǎo)體十年計(jì)劃研討會牽頭制定了“模擬電子新方向”的長期目標(biāo)，該研討會由學(xué)術(shù)界、工業(yè)界和政府實(shí)驗(yàn)室的專家組成?！澳M電子新方向”包含以下五個研究領(lǐng)域：

模擬信息通信系統(tǒng)（ICT）

智能傳感器：傳感和致動

太赫茲模擬技術(shù)

端側(cè)機(jī)器學(xué)習(xí)中的模擬技術(shù)

模擬設(shè)計(jì)的效率和生產(chǎn)可預(yù)測性

該文是模擬信息通信系統(tǒng)部分的翻譯，由于編譯人員經(jīng)驗(yàn)尚淺，不當(dāng)之處，請多指教。

雖然沒人能準(zhǔn)確預(yù)測未來信息與通信技術(shù)（ICT）將如何發(fā)展，但在技術(shù)可行性的前提下投入資源去探索最佳應(yīng)用場景是值得的。人們的日常生活和經(jīng)濟(jì)活動都離不開模擬ICT技術(shù)，正是通過模擬ICT技術(shù)來感知真實(shí)的物理世界，并與物理世界進(jìn)行交互。

這部分討論模擬技術(shù)的基礎(chǔ)限制，并通過開放式討論以集思廣益，探討模擬技術(shù)未來的應(yīng)用及其對半導(dǎo)體產(chǎn)業(yè)的影響。此外，還將討論模擬新技術(shù)帶動的新應(yīng)用，或?qū)δ芎?、帶寬等性能指?biāo)的顯著提高。從根本上來說，所有信號都是都是模擬信號，并被模擬或物理特性所限制。在很多場景中，相比先數(shù)字化再通過數(shù)字信號算法進(jìn)行處理，模擬信號處理既快速又高效。

在眾多模擬ICT系統(tǒng)技術(shù)分支中，高速數(shù)模轉(zhuǎn)換器（ADC）是首要的研究方向，無論是6G無線通信、數(shù)據(jù)中心、遠(yuǎn)程醫(yī)療和寬帶雷達(dá)波束成形，都需要高速ADC來增加帶寬。

對密度和能效要求更高的存儲器技術(shù)推動了三維（3D）架構(gòu)在超大規(guī)模系統(tǒng)集成在應(yīng)用中的發(fā)展，3D集成在測試成本和熱管理上面臨挑戰(zhàn)，圖1顯示了從鰭式晶體管（FinFET）到全環(huán)繞柵極晶體管（Gate-All-Around FET）的發(fā)展路線圖，采用GAA工藝，有望提高存儲器的渠道控制能力，并消除設(shè)計(jì)規(guī)則帶來的瓶頸。包括“異構(gòu)集成”在內(nèi)的其他3D集成方法可以提供更快速高效的信息處理方法。

圖 1． 3D超大規(guī)模晶體管及架構(gòu)演進(jìn)路線圖

（來源：ADI Gabriele Manganaro）

一個基礎(chǔ)問題是模擬電子技術(shù)創(chuàng)新如何助力當(dāng)今先進(jìn)計(jì)算與信息處理范式演進(jìn)。而這就需要對器件縮放、高效信號處理與電路架構(gòu)都有非常深入的理解。更需要透徹理解的是在功耗與其他性能（例如高增益、噪聲、漏電流和更低的電源干擾）之間進(jìn)行平衡折中。圖2表現(xiàn)了一個理想NMOS晶體管在器件級的參數(shù)折中。

圖 2． MOS器件縮放應(yīng)考慮參數(shù)示例

（來源：哥倫比亞大學(xué) Peter Kinget）

伴隨工藝尺寸不斷縮小，電源效率在提升，但增益和轉(zhuǎn)換頻率的改善幅度急劇下降了，增益和轉(zhuǎn)換頻率沒有提升影響了器件在無線通信應(yīng)用時的性能。也應(yīng)該注意到，因?yàn)殡娫措妷号c運(yùn)行模式（Class A、ClassB等）相關(guān)，要考慮信號失真與噪聲限制，電源電壓就不能任意降低。

更新的電路架構(gòu)有助于降低供電電壓。例如，傳統(tǒng)運(yùn)算放大器的供電電壓VDD縮放技術(shù)會產(chǎn)生比較小的輸出擺幅、較高的飽和電壓，以及較大的噪聲預(yù)算都消耗在有噪聲限制的一階上。如果選擇開關(guān)模式拓?fù)?，則可能同時實(shí)現(xiàn)軌到軌輸出、低輸出阻抗及更大的帶寬。

未來的（ADC）設(shè)計(jì)迭代將主要在三個方面進(jìn)行。首先是更好（更高采樣率）的模數(shù)轉(zhuǎn)換技術(shù)，從而避免因有限帶寬的模擬信號而帶來的問題，模擬信號的帶寬限制是由于數(shù)字化時高效過采樣和量化操作而造成的。第二是利用壓縮采樣（compressive sampling， 簡稱CS）實(shí)現(xiàn)將稀疏模擬信號轉(zhuǎn)化為數(shù)字信號的信息轉(zhuǎn)化技術(shù)。第三是借助機(jī)器學(xué)習(xí)，在特征頻率低于信號最大頻率時，實(shí)現(xiàn)模擬信號的特征抽取。

壓縮采樣的一個應(yīng)用是用單像素相機(jī)進(jìn)行快速光譜掃描，如圖3所示。

圖 3． 壓縮采樣實(shí)現(xiàn)的快速光譜掃描

（來源：哥倫比亞大學(xué) Peter Kinget）

下一個十年的傳感器與致動器技術(shù)

從業(yè)者對手機(jī)成本、尺寸、性能和帶寬的追求推動手機(jī)經(jīng)濟(jì)不斷發(fā)展。其中，GPS導(dǎo)航、影像的光學(xué)和電子防抖，以及指紋認(rèn)證等功能的成功，都離不開可靠的傳感器設(shè)計(jì)。過去五年來，手機(jī)常用傳感器的靈敏度和精準(zhǔn)度提升了十倍，而功耗、成本和尺寸降為五年前的五分之一，這樣的趨勢還將延續(xù)。

物理學(xué)和人工智能在器件上的融合計(jì)算對基于MEMS（微機(jī)電系統(tǒng)）技術(shù)傳感器的創(chuàng)新設(shè)計(jì)有很好的推動作用，可以改善加速度計(jì)、陀螺儀、超聲波指紋傳感器、生物傳感器和麥克風(fēng)等諸多MEMS傳感器的設(shè)計(jì)。所有這些傳感器應(yīng)用到設(shè)備中，正越來越順暢地在航跡推測、穩(wěn)定控制、撞擊檢測、自適應(yīng)照明、圖像穩(wěn)定和牽引控制等功能上發(fā)揮作用。

更好的傳感器性能，意味著更高的信噪比、更高的動態(tài)范圍，以及低于1毫瓦的功耗。研發(fā)人員也希望采用比55納米更先進(jìn)的半導(dǎo)體工藝來制造傳感器，并采用超小尺寸環(huán)保封裝。傳感器與致動器及其相關(guān)的信號處理技術(shù)，在“智能傳感”一節(jié)中有詳述。

用16納米以下先進(jìn)制程開發(fā)的

高良率與高性能兼具的ADC

下面以基于數(shù)字調(diào)制雷達(dá)（Digitally Modulated Radar）的車載雷達(dá)系統(tǒng)為例，說明為何需要高速ADC。（數(shù)字）偽隨機(jī)序列（Pseudo-Random Binary Sequence，簡稱PRBS）調(diào)制到連續(xù)波載波信號（79GHz）后，作為測距信號發(fā)射出去。

設(shè)計(jì)PRBS要滿足三個要求，即減少距離模糊（序列長度）和提高距離分辨率（脈沖寬度帶寬），并提供優(yōu)異的抗干擾能力。雷達(dá)的工作原理，是依靠ADC對接收到的反射信號采樣，并實(shí)時進(jìn)行相關(guān)與累加計(jì)算，從而得到被測目標(biāo)的距離范圍，最后可以通過快速傅里葉變換（FFT）得到被測目標(biāo)的速度。和基于調(diào)頻連續(xù)波（Frequency Modulated Continuous-Wave，簡稱FMCW）的雷達(dá)相比，數(shù)字調(diào)制雷達(dá)方案更簡單，但是對信號處理的能力要求極高，相關(guān)器和累加器要能處理從數(shù)吉赫茲（GHz）ADC送出的數(shù)字信號。如果再考慮利用基于多入多出（MIMO）技術(shù)的波束成形來提升探測范圍和角分辨率精度，那么計(jì)算速度就要進(jìn)一步提升了。

要接收PRBS信號，就需要極高帶寬（2-5GHz）的ADC，高帶寬ADC相應(yīng)也要求高采樣率（4GS/s-10GS/s），在如此高帶寬和高采樣率時，如何對抗器件信號的抖動、偏移、噪聲等非理想特性，讓開發(fā)設(shè)計(jì)變得更難。再考慮在同一顆裸芯片（die）上對數(shù)吉赫茲ADC輸出的數(shù)據(jù)進(jìn)行相關(guān)、累積與快速傅里葉變換等實(shí)時處理的需求，情況就更為復(fù)雜。

這就需要用當(dāng)前最先進(jìn)的CMOS工藝（例如16納米或更小節(jié)點(diǎn)）來實(shí)現(xiàn)吉赫茲ADC輸出數(shù)據(jù)的處理功能，這也推動了采用與ADC數(shù)據(jù)處理器相同的工藝（16納米以下）來實(shí)現(xiàn)ADC的需求。以一個28納米CMOS工藝用于數(shù)字調(diào)制雷達(dá)的收發(fā)器為例，該架構(gòu)能有效實(shí)現(xiàn)增益（大于70dB），但該收發(fā)器的性能確實(shí)受制于28納米工藝，因而處理數(shù)字信號速度還不夠快，這是需要更先進(jìn)CMOS工藝來實(shí)現(xiàn)ADC的直接例證。

商業(yè)應(yīng)用對吉赫茲ADC技術(shù)（16納米以下工藝實(shí)現(xiàn)）有迫切需求，例如基于數(shù)字調(diào)制雷達(dá)的車載雷達(dá)系統(tǒng)，所以對該領(lǐng)域的研究有相應(yīng)的迫切需求。

在這方面，很多大學(xué)里對吉赫茲采樣率ADC的研究僅集中在功耗、有效位數(shù)（ENOB）和采樣率等三大指標(biāo)上，但此類研究完全忽視了ADC在實(shí)際應(yīng)用中需要考慮的關(guān)鍵因素，例如干擾、工作溫度范圍、成本等指標(biāo)。因此，面向應(yīng)用的商用ADC設(shè)計(jì)必須符合大批量生成的要求，能通過嚴(yán)苛的環(huán)境溫度與可靠性測試，并具備優(yōu)良的品質(zhì)因數(shù)。因此，學(xué)術(shù)界和工業(yè)界對吉赫茲ADC的研究都必須統(tǒng)一到可批量商用方向上，這就要求大學(xué)、工業(yè)界和科研資助機(jī)構(gòu)（例如美國科學(xué)研究委員會SRC、美國國防部高級計(jì)劃研究局DARPA及美國國家科學(xué)基金會NSF等）通力合作，一起向著這個目標(biāo)將ADC技術(shù)推進(jìn)到16納米以下工藝。

基于氮化鎵等優(yōu)良工藝的功率電子技術(shù)

電子系統(tǒng)的每個組件都需要電源供電，而電源供電的轉(zhuǎn)換方式呈現(xiàn)出多種多樣的形態(tài)。地球上的電子設(shè)備越來越多，所有的電子設(shè)備都在推動電源市場增長，也都需要更高的能源效率。此外，能源密度不再只是移動設(shè)備的關(guān)注點(diǎn)，從移動設(shè)備到數(shù)據(jù)中心，都要重視能源密度，乃至基礎(chǔ)的阻容元件耗電都要考慮。業(yè)界正專注于如何用創(chuàng)新的解決方案來滿足電子設(shè)備對于電源轉(zhuǎn)換模塊的尺寸、成本與效率的要求。用從基礎(chǔ)元器件到線路拓?fù)湟约半娫存溌芳軜?gòu)的全局思維來進(jìn)行研究，從而得到更優(yōu)的解決方案，以提升電源鏈路性能。

巴利加（Baliga）高頻品質(zhì)因數(shù)是功率半導(dǎo)體在高頻工作時的重要指標(biāo)。該品質(zhì)因數(shù)揭示，功率器件的功率損耗會隨著工作頻率平方根而增長，也與輸出功率大小近成比例。采用更高遷移率和更大臨界擊穿電場工藝制造的功率器件可有效降低功率損耗。氮化鎵（GaN）器件的柵極電容低，阻抗低，因而柵極驅(qū)動損耗低，所以能有效減少電源損耗。在無線電力傳輸和自動駕駛中，則通常采用包絡(luò)跟蹤等技術(shù)，來有效提升電源轉(zhuǎn)換效率，減少熱損耗帶來的能量損耗。

而且，將GaN器件集成到更高層級的集成電路也是一種趨勢。例如單片柵極驅(qū)動和開關(guān)、片上電源系統(tǒng)、單封裝電源系統(tǒng)，以及集成有源功率插入器的穩(wěn)壓器（Power and Active Interposers with integrated voltage regulators．）。特別是片上電源（PowerSoC），可集成控制器、柵極驅(qū)動、傳感電路、保護(hù)電路和電感（或變壓器）。集成穩(wěn)壓器優(yōu)點(diǎn)很多，例如，為超大規(guī)模集成電路系統(tǒng)減少片上面積，以及提高工作頻率與電池壽命等。在《2018 GaN功率電子路線圖（The 2018 GaN power electronics roadmap）》中，討論了當(dāng)前GaN技術(shù)的發(fā)展趨勢。

襯底技術(shù)的進(jìn)一步發(fā)展將能有效推動GaN技術(shù)向前發(fā)展。例如，200毫米硅基氮化鎵和

GaN-on-CTE（熱膨脹系數(shù)？）襯底都前途光明。而且，氧基氮化鎵（GaNoX）晶體質(zhì)量奇佳，適用范圍很廣，與碳化硅器件相比（電壓到1200V），性價比又有優(yōu)勢。由于成本低、效率高，預(yù)計(jì)GaN晶體管將取代普通硅功率MOSFET。最后，超寬禁帶（UWBG）器件在效率和能源密度上更具優(yōu)勢。

應(yīng)用于人工智能的

模擬突觸器件（Analog Synaptic Devices）

借鑒生物技術(shù)，模擬設(shè)計(jì)得以實(shí)現(xiàn)神經(jīng)形態(tài)學(xué)習(xí)與存內(nèi)計(jì)算，從而更高效地處理傳感器實(shí)時信號。但是，基于云計(jì)算的深度學(xué)習(xí)算法非常耗電，而基于物聯(lián)網(wǎng)技術(shù)的邊緣設(shè)備在處理傳感器數(shù)據(jù)時相對節(jié)能，因此在自適應(yīng)傳輸學(xué)習(xí)（adaptive transfer learning）中更適合采用邊緣設(shè)備。

而新興非易失存儲器（eNVM）可支持每瓦每秒100萬億次運(yùn)算（100 TOPS/W），應(yīng)用場景廣泛，這些新興非易失存儲器技術(shù)包括導(dǎo)電細(xì)絲阻變存儲器和非導(dǎo)電細(xì)絲阻變存儲器（ Filamentary and Non-Filamentary RRAMs）、相變存儲器、鐵電存儲器等。新興非易失存儲器架構(gòu)如圖4所示。

這些eNVM將被優(yōu)化設(shè)計(jì)以打造更高密度的計(jì)算存儲（In-Compute Memories， 簡稱ICM），該類器件耗能更低，可以增加密文并有助于實(shí)現(xiàn)同態(tài)加密。

另外，理想情況下，新架構(gòu)中使用的交叉開關(guān)陣列能實(shí)現(xiàn)高效ADC，可以調(diào)節(jié)每列數(shù)據(jù)的精度。新架構(gòu)在解決適定性（satisfi ability，簡稱SAT）問題方面將有很多應(yīng)用，例如預(yù)測集成電路中的串?dāng)_噪聲、模型核驗(yàn)、有效狀態(tài)系統(tǒng)測試、邏輯綜合中的技術(shù)映射，以及自動推理。

據(jù)此，模擬SAT解算方案在時鐘、面積和能耗上將（比數(shù)字SAT解算方案）更高效，利用單變單元（single variable cells）或開關(guān)可變電容技術(shù)，模擬SAT獨(dú)辟蹊徑，可以更好地在時鐘和功耗之間達(dá)到平衡。模擬SAT解算方案與計(jì)算存儲（ICM）是熱門領(lǐng)域，正在受到廣泛研究，其中可擴(kuò)展模塊化并行電路與系統(tǒng)可用于SAT解算，而本地SRAM和低功耗電荷域乘積計(jì)算元素技術(shù)可用于開發(fā)可編程ICM單元。在傳感器數(shù)據(jù)處理方面，模仿人腦對信息處理的仿生系統(tǒng)是大熱方向，例如用電路實(shí)現(xiàn)神經(jīng)突刺（neural spiking）以及如何激發(fā)更多神經(jīng)突刺，而大規(guī)模并行單可變單元實(shí)現(xiàn)的偽模擬存儲（pseudo-analog memory）也將有助提高傳感器數(shù)據(jù)處理效率。

圖 4． 應(yīng)用于AI引擎的模擬突觸器件結(jié)構(gòu)

審核編輯 ：李倩