我是一名ASIC設(shè)計(jì)工程師，我遇到了很大困擾，幾乎都影響了我的生活，因?yàn)槲翌^發(fā)太多了，常常很難融入身邊的同事，沒有共同語言，顯得格格不入，老板也以為我不夠努力工作。

Hello大家好，今天給大家?guī)淼氖且恍㊣C相關(guān)的冷知識(shí)，也可以說是一些奇怪的知識(shí)。好，廢話不多說，我們開始吧。

什么是tape-out holiday？

對于ASIC設(shè)計(jì)前端工程師而言，流片前前端工程師代碼凍結(jié)后(freeze)后，有段時(shí)間下一個(gè)項(xiàng)目還沒有立即確定下來，所以這段時(shí)間基本沒什么工作，每天可以準(zhǔn)點(diǎn)下班，周末雙休，上班踩點(diǎn)打卡，基本是被老板或主管默許的。當(dāng)然也不排除項(xiàng)目之間無縫銜接的情況，甚至重疊著來，hh！

Uart的接收采樣率為什么是發(fā)送速率的16倍？

學(xué)過串口通信的朋友都知道這個(gè)設(shè)計(jì)，這個(gè)來源在最早要追溯到8086處理器芯片中，為了兼顧速度和穩(wěn)定性，采樣倍數(shù)就采取了16倍。所以就一直流傳下來了。實(shí)際上最佳采樣位置為N/2處，N為樣點(diǎn)的個(gè)數(shù)，其實(shí)8倍，4倍，2倍都可以，只要保證在數(shù)據(jù)中間位置采樣都可以。當(dāng)然頻率越高信號抗干擾能力就越強(qiáng)！

Intel PSG是啥？

中文為Intel可編程邏輯事業(yè)部（Programmable Solutions Group），前身就是我們熟知的Altera，當(dāng)時(shí)我們老師教我們叫奧爾特啦，這家公司在2015年被Intel收購，成為了intel的一個(gè)部門，現(xiàn)在就叫做intel PSG，但是很多老工程師還習(xí)慣叫Altera，旗下的開發(fā)工具就是Quartus II，現(xiàn)在應(yīng)該更新到20.0了吧，而我還用的是13.0。

7nm和28nm芯片設(shè)計(jì)對于ASIC前端設(shè)計(jì)工程師來說有什么區(qū)別？

基本沒區(qū)別，工藝的制程高端與否，對于前端工程師來說，感知并不強(qiáng)。而且因?yàn)楣に嚨奶嵘?，芯片的工作頻率可以做到更高，留給工程師設(shè)計(jì)的組合邏輯延遲余量可能還會(huì)更寬裕?？梢姽に囋礁邔蝹€(gè)模塊單純的RTL設(shè)計(jì)其實(shí)是更友好了。換句話說，工藝越高，對你的設(shè)計(jì)時(shí)序要求還越低。

什么是first chip manufacture？

傳統(tǒng)的芯片廠商引以為豪的就是first chip manufacture，可以理解為第一版量產(chǎn)，所以在IC設(shè)計(jì)工程上，通常是80%采用現(xiàn)有成熟的設(shè)計(jì)和IP方案，做20%的更新，萬物基于”二八定律“（除了第一版肯定是從無到有的全新。所以說芯片設(shè)計(jì)就是一種模式設(shè)計(jì)，從功能規(guī)則制定到最終流片及驗(yàn)證，若完全遵循一整套業(yè)內(nèi)公認(rèn)的設(shè)計(jì)方法學(xué)，芯片必然能夠成功。）

什么是小黃鴨調(diào)試法？

傳說中有一個(gè)內(nèi)力深厚的程序員，總是帶一個(gè)小黃鴨在身邊，每當(dāng)遇到bug，他就掏出小黃鴨，耐心的向小黃鴨解釋每一行程序的作用，以激發(fā)靈感發(fā)現(xiàn)bug。在Verilog系統(tǒng)設(shè)計(jì)中，debug也可以嘗試類似的調(diào)試方法，強(qiáng)迫自己解釋每一行代碼的功能理清楚思路，bug自然會(huì)顯露出來。另外經(jīng)常進(jìn)行代碼和設(shè)計(jì)文檔的review也是新手有效的學(xué)習(xí)方法，能收到老手的建議和反饋，自己會(huì)發(fā)現(xiàn)不少筆誤、優(yōu)化和改進(jìn)的地方。

什么是sign off？

在ASIC設(shè)計(jì)中所提到的sign off，一般是有兩次，在代碼仿真完成、覆蓋率收集100%完成，后續(xù)代碼就不允許再進(jìn)行修改，稱為第一次sign off，也有叫做freeze，即代碼凍結(jié)。等到芯片后端布局布線通過后，時(shí)序沒有問題，下一步就可以直接進(jìn)入foundry也就是工藝廠進(jìn)行流片了，這稱為第二次sign off。

什么是MPW？

MPW全稱為Muti Project Wafer意思是多項(xiàng)目晶圓，可以理解為拼多多的形式，大家一起拼單流片（不僅晶圓廠有專人負(fù)責(zé)這類業(yè)務(wù)，還有專業(yè)的中介公司，組織設(shè)計(jì)公司一起流片，前提是在同一種工藝下）。大家來分?jǐn)侻ask的成本。而full mask就是土豪公司獨(dú)享的moment，流片主要是貴在Mask，也就是掩模板，這個(gè)東西的原材料不值錢，但制造它的機(jī)器特別貴，所以到手的Mask十分貴，所以就產(chǎn)生了這種新模式來幫一些小公司或?qū)W術(shù)機(jī)構(gòu)分?jǐn)偝杀尽ask的貴，號稱幾片石英玻璃=魔都一套房，不是開玩笑的。

什么是cost down？

芯片產(chǎn)品中為了對應(yīng)中低端市場，會(huì)對當(dāng)前的旗艦產(chǎn)品進(jìn)行cost down，也就是削減成本，比如CPU部分砍去兩個(gè)大核，基帶部分砍去一半的帶寬。往往會(huì)帶來芯片面積的降低，從而成本更低，面向中低端市場，來獲取更大的出貨量。所以cost down非常重要。

審核編輯 ：李倩