AXI IIP突發(fā)寫的bug定位如何解決？
生成的IIP代碼用AMBA VIP進行仿真，發(fā)現(xiàn)突發(fā)寫應(yīng)答不符合協(xié)議，按照協(xié)議，突發(fā)寫只需要在寫完成后，回復(fù)一個應(yīng)答信號即可。
而波形是burst每個寫操作響應(yīng)通道都在應(yīng)答，且只有第一個應(yīng)答有正確的ID。
可以看到仿真波形是burst寫期間，寫通道一直在回復(fù)bvalid，而且只有第一個回復(fù)的ID是正確的，原因是每寫一次resp_fifo就會把bid_fifo的值給清掉。
我們應(yīng)該改成最后一次寫wlast時，才清掉bid_fifo并同時給一次resp信號即可。
實戰(zhàn)MCU+ISP圖像處理芯片版圖
實戰(zhàn)ISP圖像算法效果
以項目驅(qū)動的方式介紹MCU芯片全流程設(shè)計的方法；
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
FIFO芯片
+關(guān)注
關(guān)注
0文章
10瀏覽量
9123 -
AMBA
+關(guān)注
關(guān)注
0文章
70瀏覽量
16109 -
axi協(xié)議
+關(guān)注
關(guān)注
0文章
8瀏覽量
2451
原文標題：AXI IIP突發(fā)寫的bug定位
文章出處：【微信號：全棧芯片工程師，微信公眾號：全棧芯片工程師】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
利用開源uart2axi4實現(xiàn)串口訪問axi總線
，可以實現(xiàn)跨fpga平臺使用。利用uart2axi4我們可以通過python，輕松訪問axi4_lite_slave寄存器，大大方便fpga工程師進行系統(tǒng)調(diào)試和定位bug。
NVMe IP之AXI4總線分析
。AXI4協(xié)議規(guī)定了數(shù)據(jù)傳輸?shù)男盘柮枋?、通道特性和握手機制，并指定了事務(wù)的過程和屬性，例如突發(fā)數(shù)據(jù)傳輸?shù)臄?shù)量、每次傳輸?shù)淖止?jié)大小、突發(fā)類型和保護類型。
1.1 AXI4總線類型
AMB
發(fā)表于 06-02 23:05
玩轉(zhuǎn)Zynq連載3——AXI總線協(xié)議介紹1
● 基于特定地址進行的突發(fā)傳輸●通過獨立的讀和寫通道實現(xiàn)低成本直接內(nèi)存訪問（DMA）●支持無序數(shù)據(jù)傳輸●提供多級寄存器鎖存的支持，實現(xiàn)更好的時序收斂 1.1 AXI版本介紹AXI協(xié)議是
發(fā)表于 05-06 16:55
Vivado中AXI互連的突發(fā)模式
我一直在使用精簡版的AXI接口，但我需要使用突發(fā)模式來加快傳輸速度。我不太了解如何更改界面，有人可以告訴我如何在Vivado中更改我的IP以使用突發(fā)模式嗎？非常感激
發(fā)表于 04-15 07:21
高級可擴展接口（AXI）簡介
主機和從機用于交換信息。優(yōu)先級仲裁器確定當前哪個主機使用該總線，而中央解碼器執(zhí)行從機選擇。突發(fā)執(zhí)行操作可能需要花費多個總線周期才能完成。每個突發(fā)傳輸都包括一個地址和控制階段，隨后是一個數(shù)據(jù)階段。 AXI
發(fā)表于 09-28 10:14
ARM系列 -- AXI協(xié)議資料匯總（一）
。 2、AXI通道之間的關(guān)系前面說到AXI的五個通道是獨立的，但通道間必須保持一定的約定關(guān)系：寫回復(fù)必須在一次寫事務(wù)的最后一個寫數(shù)據(jù)之后讀數(shù)據(jù)必須在接收到讀地址信號之后通道間握手必須滿
發(fā)表于 04-08 09:34
AXI接口協(xié)議詳解
4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允許最大256輪的數(shù)據(jù)突發(fā)傳輸；AXI
發(fā)表于 04-08 10:45
看看Axi4寫通道decoder的設(shè)計
讀寫分離的設(shè)計在Axi4總線中，讀和寫通道是完全相互獨立，互不干擾。故而無論是在設(shè)計Decoder還是Arbiter時，均可以采用讀寫分離的方式。如前文所述，SpinalHDL在基于Axi4總線
發(fā)表于 08-03 14:27
AXI 總線和引腳的介紹
1、AXI 總線通道，總線和引腳的介紹 AXI接口具有五個獨立的通道： （1）寫地址通道（AW）：write address channel （2）寫數(shù)據(jù)通道（ W）： write d
發(fā)表于 01-05 08:13
?1.1w次閱讀
AXI4接口協(xié)議的基礎(chǔ)知識
AXI-4 Memory Mapped也被稱之為AXI-4 Full，它是AXI4接口協(xié)議的基礎(chǔ)，其他AXI4接口是該接口的變形。總體而言，AXI
高級可擴展接口（AXI）簡介
主機和從機用于交換信息。優(yōu)先級仲裁器確定當前哪個主機使用該總線，而中央解碼器執(zhí)行從機選擇。突發(fā)執(zhí)行操作可能需要花費多個總線周期才能完成。每個突發(fā)傳輸都包括一個地址和控制階段，隨后是一個數(shù)據(jù)階段。AXI
關(guān)于AXI BRAM控制器的相關(guān)內(nèi)容
所有與axis主設(shè)備的通信都是通過一個5通道的axis接口進行的。所有寫操作都在AXI總線的寫地址通道(AW)上啟動，該通道指定了寫事務(wù)的類型和相應(yīng)的地址信息。
AXI3與AXI4寫響應(yīng)的依賴區(qū)別?
上面兩圖的區(qū)別是相比AXI3，AXI4協(xié)議需要確認AWVALID、AWREADY握手完成才能回復(fù)BVALID。為什么呢？
評論