寄生電容的定義

寄生電容影響電路機理

消除寄生電容的方法

當(dāng)你想到寄生蟲時，你可能會想到生物學(xué)上的定義——一種生活在宿主身上或在宿主體內(nèi)的有機體，從宿主身上吸取食物。從這個意義上說，寄生蟲可能是巨大的麻煩或?qū)е聡?yán)重的健康問題。
當(dāng)然，作為一個PCB設(shè)計人員，您可能知道另一種寄生蟲—寄生電容。雖然您不必?fù)?dān)心電路中的生物寄生，但了解如何消除寄生電容可以幫助提高PCB設(shè)計中的信號完整性和性能。

什么是寄生電容？

寄生電容是一種現(xiàn)象，即電路中的元件在物理上不是電容時表現(xiàn)得像電容。如果回顧一下電容的基礎(chǔ)知識，就更容易理解寄生電容的概念。 電容器由被絕緣材料隔開的兩個導(dǎo)電元件組成。當(dāng)兩個導(dǎo)體都受到差電位的驅(qū)動時，電荷就在它們之間積累起來。積聚的電荷用電容表示，公式為C = q/V。 物理電容器是根據(jù)上述原理構(gòu)造的，目的是有意地在電路中儲存電荷。然而，電容也可能存在于電路的元件之間，只要元件之間的距離符合形成電荷的要求。 電路中形成的非預(yù)期電容稱為寄生電容。寄生電容可以在兩個導(dǎo)體、襯墊、導(dǎo)體和相鄰地平面之間，或任何兩個滿足電荷積聚標(biāo)準(zhǔn)的元素之間產(chǎn)生。當(dāng)電路的各部分相互接近且電壓水平不同時，寄生電容的可能性最大。

導(dǎo)體間寄生電容是面積與距離的關(guān)系

上圖顯示了電路中兩個導(dǎo)體之間的電容是如何產(chǎn)生的。當(dāng)導(dǎo)體被置于不同的電位水平時，所積聚的電荷由下式?jīng)Q定: C= (?×a) /d，其中?為導(dǎo)體之間絕緣體的介電常數(shù)。

寄生電容影響電路的機理?

在高頻時，寄生電容會導(dǎo)致短路。
寄生電容很可能存在于電路中，對于低頻設(shè)計，它不太可能造成重大的問題。然而，寄生電容在高速設(shè)計中可能就必須被重視。 隨著頻率的增加，電容的行為發(fā)生變化，最后，可能會形成一個短路的行為。當(dāng)高速信號通過一個元件時，寄生電容也會產(chǎn)生同樣的效果。 在放大器設(shè)計中，在輸入和輸出之間形成的寄生電容可能導(dǎo)致不必要的反饋。通常的開路電路在高頻工作時變得導(dǎo)電，并在放大器電路中引起不必要的振蕩或寄生振蕩。 寄生電容對于兩個相鄰的導(dǎo)體來說是很麻煩的。當(dāng)其中一個導(dǎo)體攜帶高頻信號時，它會給另一個導(dǎo)體帶來串?dāng)_。寄生電容越大，EMI噪聲越大。 寄生電容不僅會產(chǎn)生干擾，還會影響信號本身的完整性。例如，寄生電容可以建立在導(dǎo)體和地平面之間。在高頻時，兩個元件都趨向于短路，并將改變導(dǎo)體上的信號。

消除寄生電容的方法？

去除內(nèi)地層，有助于降低寄生電容

考慮到在許多PCB設(shè)計中電路密度持續(xù)增加，消除寄生電容是不可能的。但是，您可以通過應(yīng)用這些策略來減少它的影響。

01

增加導(dǎo)體之間的間隙

如果可能的話，在設(shè)計中使得布線之間保持盡量寬的間隙。這是因為，電容與導(dǎo)體之間的距離成反比。較寬的間隙將降低寄生電容和交叉耦合等影響。

02

適當(dāng)?shù)氖褂玫仄矫?/p>

建議使用內(nèi)層接地面，以減少雜散電感、EMI和散熱，但請記住，它也可能增加寄生電容。在用地平面覆蓋整個內(nèi)層之前，需要考慮一下利弊。

03

減少過孔

在構(gòu)建緊湊的PCB時，過孔是有用的，但過孔過多會引入顯著的寄生電容。少用過孔，并盡量避免任何高速線上打過孔。

Cadence提供全套的PCB設(shè)計工具，仿真工具以確保PCB設(shè)計一次成功。

此外，我公司戰(zhàn)略合作伙伴北京迪浩永輝技術(shù)有限公司推出了CMS Schematic Audit-原理圖設(shè)計規(guī)則、規(guī)范性自動化分析軟件；CMS DesignPlus-PCB以及芯片封裝設(shè)計以及工藝規(guī)則自動化分析軟件完全集成Cadence工具集，在設(shè)計軟件中實現(xiàn)In-Design分析，軟件具有高度可擴展性，使得用戶結(jié)合自身產(chǎn)品形成特有的規(guī)則知識庫可隨時加入軟件中，以促進(jìn)設(shè)計效率的提高。