在眾多諧振轉換器中，LLC 諧振轉換器有著高功率密度應用中最常用的拓撲結構。之前我們介紹過采用 NCP4390 的半橋 LLC 諧振轉換器的設計注意事項，其中包括有關 LLC 諧振轉換器工作原理的說明、變壓器和諧振網絡的設計，以及元件的選擇。今天我們將介紹設計程序的前9個步驟并配有設計示例來加以說明，幫助您完成 LLC 諧振轉換器的設計。

設計程序

本文介紹了使用圖 12 中的電路圖作為參考的設計程序，其中諧振電感是用漏感實現(xiàn)的。設計規(guī)格如下所示：

● 標稱輸入電壓：396 VDC（PFC 級輸出）

● 輸出：24 V/12 A (288 W)

● 保持時間的要求：20 ms

● PFC 輸出的直流鏈路電容：330 μF

[步驟-1] 定義系統(tǒng)規(guī)格

作為第一步，請定義以下規(guī)格信息。

估計效率 (Eff)：估算功率轉換效率，以計算給定最大輸出功率下的最大輸入功率。根據(jù)估計效率，最大輸入功率為：

輸入?電壓范圍：最大輸入電壓將是標稱 PFC 輸出電壓。

盡管 PFC 預調節(jié)器會調節(jié)輸入電壓，但它在保持時間內也會下降。所需保持時間內的最小輸入電壓為：

其中 VO.PFC 是標稱 PFC 輸出電壓，THLD 是保持時間，而 CBLK 則是直流鏈路大容量電容。

設計示例

假設效率為 96%，

對于 20 ms 的保持時間，可以得到最小輸入電壓為

為了獲得更大的裕量，最小輸入電壓設置為 300V。

[步驟?2] 確定諧振網絡的電壓增益范圍

一旦確定了 LLC 諧振轉換器的最小和最大輸入電壓，我們就可以確定 LLC 轉換器的最小增益和最大增益。

標稱輸入電壓需要最小增益。為了最大程度減小開關頻率變化，通常是讓 LLC 諧振轉換器在諧振頻率附近工作。諧振頻率下的電壓增益為：

在保持時間期間，PFC 輸出電壓（LLC 諧振轉換器的輸入電壓）下降，因此需要更高的增益來調節(jié)輸出電壓。最大電壓增益為：

我們可以用一個較小的 m值來獲得更高的峰值增益；然而，如果 m值太小，就會導致變壓器耦合不佳和效率降低。通常是將 m 值太小設置在 3~7 左右。

設計示例

Lp 和 Lr 之間的比率 (m) 選擇 5.69。最小增益由下式獲得：

最大輸入電壓下的最小增益選擇 1.13。然后，可以得到最小輸入電壓的最大增益為

圖 13：最大增益/最小增益

[步驟?3] 確定變壓器匝數(shù)比 (n=Np/Ns)

利用步驟?2 中獲得的最小增益 (Mmin)，我們可以計算變壓器匝數(shù)比如下：

設計示例

由于 SR 用于輸出整流器，對于具有低 RDS.ON 的 SR MOSFET，VF假設為 0V。由此，可以得到變壓器匝數(shù)比為

[步驟?4] 計算等效負載電阻

利用從公式 (16) 獲得的變壓器匝數(shù)比，我們可以計算等效負載電阻。

設計示例

[步驟?5] 設計諧振網絡

在步驟?2 中選擇 m 值后，從圖 10 中的峰值增益曲線中讀取適當?shù)?Q 值，以獲得所需的最大增益。由于峰值增益曲線是使用基波近似生成的，因此諧振下的實際增益要比使用基波近似的預測值高約 10~15%。

一旦確定了 Q 值，我們可以獲得如下諧振分量：

設計示例

按照步驟?2 中的計算，Mmax為 1.49。在步驟?2 中，m 值選擇 5.69。從圖 14 中的峰值增益曲線中，可以得到最大 Q 值為 0.37。

圖 14：使用峰值增益（最大可達增益）的諧振網絡設計

通過將諧振頻率選擇為 95kHz，諧振分量確定如下：

構建變壓器時，實際參數(shù)將調整如下，以適應 Cr = 48 nF、Lr = 58 H、Lp = 330 H 且 fo = 95 kHz 條件下的標準分量值。

采用基波近似的最終諧振網絡設計的增益曲線如下。

圖 15：設計示例的增益曲線

由于在低于諧振工作時，基波近似生成的峰值增益要比實際峰值增益低 10~15%，因此我們進行了 SIMPLIS 仿真以查看實際增益。仿真結果表明，在 75kHz 下，300V 輸入可獲得所需的最大增益。仿真結果還表明，在標稱輸入電壓和滿載條件下的開關頻率為 105kHz。

圖 16：Vin = 300 V、fs = 69.55 kHz、Po = 288 W 條件下的仿真

圖 17：Vin = 396 V、fs = 105 kHz、Po = 288 W 條件下的仿真

[步驟?6] 設計變壓器

圖 18 顯示了 LLC 諧振轉換器中變壓器的勵磁電流。初級側繞組為限制最大磁通密度 Bmax 所需的最小匝數(shù)由下式獲得：

其中 Ae 是變壓器磁芯的橫截面積（單位為 m2），而 Bmax是最大磁通密度擺幅（單位為特斯拉），如圖 18 所示。如果沒有參考數(shù)據(jù)，則使用 Bmax= 0.2~0.3 T 來降低磁芯損耗。請注意，公式中出現(xiàn)了由次級側漏感引起的虛擬增益 MV,（參見圖 7）。

圖 18：磁通密度擺幅

為次級側選擇適當?shù)脑褦?shù)，從而使初級側匝數(shù)高于 Npmin。

初級側和次級側繞組的線規(guī)應根據(jù)標稱輸入電壓下的 RMS 電流確定，由下式給出

設計示例

變壓器選用 SRV5018 磁芯 (Ae = 189.2 mm2)。Bmax選擇 0.1T，以減少變壓器的磁芯損耗。變壓器的最小初級側匝數(shù)為

Ns選擇 3；Np 選擇 28。

標稱輸入電壓下，可以得到變壓器繞組的 RMS 電流為

[步驟?7] 選擇諧振電容

圖 19 顯示了不同工作條件下的初級側電流（諧振電容電流）波形。在選擇諧振電容時，應考慮到額定電流，因為會有大量電流流過電容器。在標稱輸入電壓下通過諧振電容的 RMS 電流已在公式 (23) 中獲得。

標稱輸入電壓和標稱負載條件下的最大諧振電容電壓由下式給出：

諧振電容的額定電壓應根據(jù)每個角條件下的最大電壓確定。

標稱輸入電壓和輸出過流條件下的最大諧振電容電壓由下式給出：

最小輸入電壓和標稱負載條件下的最大諧振電容電壓由下式給出：

請注意，對于全橋 LLC 的情況，應刪除公式 (25) ? (27) 中的 VIN / 2 項。

圖 19：LLC 諧振轉換器在不同工作模式下的初級側電流波形

設計示例

在步驟?6 中，諧振電容的 RMS 電流計算如下：

標稱輸入電壓和標稱負載條件下的最大諧振電容電壓由下式獲得：

通過將 OCP 電平設置為 13A，可以得到標稱輸入電壓和輸出過流條件下的最大諧振電容電壓為

通過將最小頻率設置為 65 kHz，可以得到最小輸入電壓和標稱負載條件下的最大諧振電容電壓為

[步驟?8] 整流器網絡設計

當變壓器次級側使用中心抽頭繞組時，二極管電壓應力是輸出電壓的兩倍。

流過每個整流二極管的電流的 RMS 值由下式給出：

同時，流過輸出電容的紋波電流由下式給出：

輸出電容上的電壓紋波為

設計示例

整流二極管的電壓應力和電流應力為：

考慮到雜散電感引起的電壓過沖，選擇 75 V?4.5 mΩ POWERTRENCH? MOSFET 作為同步整流器。每個 MOSFET 上的傳導損耗為 0.47W。

輸出電容的 RMS 電流為：

輸出電容并聯(lián)使用四個 1200 μF 電容。每個電容的額定電流和 ESR 分別為 2.77 ARMS 和 15 mΩ。

輸出電容紋波計算如下

[步驟?9] 電流檢測電路配置

圖 20：典型電流檢測配置

NCP4390 將檢測瞬時開關電流和開關電流的積分，如圖 20 所示。由于 NCP4390 位于次級側，因此要使用電流互感器檢測初級側電流。當 PROUT1 為低電平時，內部復位開關會將 ICS?引腳電壓箝位在 0 V。反之，當 PROUT1 為高電平時，ICS 引腳未箝位，積分電容 (CICS) 由流經 RICS 電阻器的電流進行充電和放電。

NCP4390 的應用電路使用 RC 濾波器進行準積分。為了獲得準確的積分，電流檢測電阻器和電流互感器匝數(shù)比的設計應確保 VSENSE 的振幅在大多數(shù)時間都高于 VICS。圖 23 顯示了準積分電路的誤差在 PROUT1 (VCM) 的下降沿如何隨 VICS 峰值電壓與 VSENSE之間的比率而變化。比率越小，積分就越精確。

當 VICS 峰值電壓與 VCM之間的比率小于 0.5 時，可獲得具有可接受誤差（約 10%）的準積分。由于正常工作時 VICS 峰值電壓低于 1.2V，因此我們應選擇 RCS1 和 RCS2，從而使 VCM 高于 2.4V。

圖 21：ICS 引腳波形

圖 22：VICS.IDEALPK 和 VICS.ACTUALPK 的定義

圖 23：ICS 引腳電壓衰減與 VICS.IDEALPK/VCM

為了獲得 VICS 的峰值電壓，讓我們看一看 LLC 轉換器的理想輸入功率。對于半橋 LLC 拓撲結構，在將 PROUT1 導通時間定義為 t=0 的情況下，輸入功率可由下式表示：

請注意，對于全橋 LLC 的情況，等號的右側應乘以 2。

假設積分理想，ICS 的峰值電壓可由下式表示：

結合 (33) 和 (34)，ICS 峰值電壓可由下式估算：

考慮到 ICS 引腳內部放電開關的能力，CICS 的典型值為 1 nF。為了精確積分，我們建議使用 1% 容差的電容。

當 VICS 峰值電壓與 VCM 之間的比率不夠小時，請將圖 23 中的衰減系數(shù)應用于公式 (35)。

電流檢測電壓 (VICS) 積分的峰值與開關周期中 LLC 諧振轉換器的平均輸入電流成正比，如圖 24 所示。因此，根據(jù)對應于輸入電流限值閾值的額定功率的百分比，SR 啟用/禁用的負載條件被確定為滿載條件的百分比。通常，120% 的額定負載條件用于過流跳閘點，SR 分別在 15% 和 7.5% 的額定負載下啟用和禁用。如果過流跳閘點的額定負載條件為 140%，SR 將在額定負載的 17.5% 和 8.75% 時啟用和禁用。

為了在不增加 SR 啟用/禁用點的情況下獲得更高的過流限制，可以通過 ICS 和 5VB 引腳之間的電阻器 RSLP 在 VICS上施加額外的斜率。這項技術通常用于較長保持時間的情況。對于給定的 RSLP，為 ICS 引腳電壓額外施加的斜率由下式給出：

圖 24：負載條件和 ICS 引腳電壓

圖 25：帶斜率補償?shù)碾娏鳈z測配置

圖 26：增加斜率補償時的負載條件和 ICS 引腳電壓

額定輸入電壓和滿載時的初級側電流峰值由下式估算：

RCS1 和 RCS2 之間的比率要根據(jù)初級側過流保護 (OCP) 跳閘點來確定，該跳閘點應小于 IPR PK。

設計示例

對于匝數(shù)比為 44 (nCT) 的電流互感器，RCS1 和 RCS2 之間之和的最小建議值由下式給出：

由于功耗不會太高，因此可以將 RCS1 + RCS2 設置得更高，以便在 VICS 上獲得理想的積分。由此，我們選擇 RCS1 和 RCS2 之和為 230Ω。

額定輸入電壓和滿載條件下的初級側電流峰值由下式給出：

通過將初級側 OCP 電平設置為 5A，

RCS1 和 RCS2 分別選擇 30 Ω和 200 Ω。

這種設計不會對 ICS 引腳施加額外的斜率。

將 CICS 選擇為 1 nF 電容。假設 1.2 V 時 VICS 的衰減系數(shù)為 1.0（圖 23 中 x=1.2/10.23 時的讀數(shù)），則在標稱輸入電壓下提供 13 A 過載保護 (IO.OLP) 的相應 RICS 電阻為

將 RICS 選擇為 30 kΩ。

審核編輯：湯梓紅