chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

硬件電路設計之SPI電路設計

CHANBAEK ? 來源:一杯苦Coffee ? 作者:一杯苦Coffee ? 2023-12-07 18:16 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1 簡介

SPI(Serial Peripheral Interface) 是串行外設接口的簡稱,是微控制器MCU)與外圍設備通信最常見的接口,常見的外圍設備包含ADC/DAC、傳感器以及存儲器等。

2 SPI的特點

  • SPI有哪些引腳?

SPI是一種同步全雙工通信方式,我們一般采用四線SPI接口,具體包含以下這些信號

  • 時鐘信號(SPI Clock,SCLK)
  • 片選信號(Chip Select,SC)
  • 主機輸出,從機輸入(Master Output Slave Inpit,MOSI或DO)
  • 主機輸入,從機輸出(Master Inpit Slave Output,MISO或DI)

圖片

其中每個PIN腳都有其特定的功能,具體見下:

信號名稱功能描述
時鐘信號CLK主機用于產(chǎn)生時鐘信號,主機和從機之間的數(shù)據(jù)同步。
片選信號CS用于選擇從機,常低電平有效。
數(shù)據(jù)信號(MISO)從機將數(shù)據(jù)發(fā)送給主機。
數(shù)據(jù)信號(MOSI)主機將數(shù)據(jù)發(fā)送給從機。
  • SPI信號與I2C信號有哪些差異?

SPI接口與I2C接口有很明顯的不同,具體體現(xiàn)在以下幾個方面:

  • SPI時鐘的頻率比I2C時鐘頻率更高。
  • SPI采用四線制,I2C采用二線制。
  • SPI只能有一個主機,I2C可以有多個主機(總線仲裁機制)。
  • SPI信號數(shù)據(jù)傳輸過程?

SPI通信需要的時鐘由主機(Master)產(chǎn)生,且主機通過片選信號來選擇通信的設備(低電平有效,由主機主動拉低)。SPI能同時進行數(shù)據(jù)的發(fā)送(MOSI)與接收(MISO),且SPI允許用戶靈活選擇時鐘的上升沿/下降沿進行數(shù)據(jù)的采樣和移位。

3 時鐘極性和時鐘相位

  • 什么是時鐘極性(CPOL)和時鐘相位(CPHA)?

在SPI通信中。時鐘極性和時鐘相位是可以由用戶進行設定的。

時鐘極性(CPOL) :決定了時鐘信號在空閑時的狀態(tài)(高電平或者低電平)。

時鐘相位(CPHA) :決定了是在上升沿或者下降沿進行采樣和移位。

SPICPOLCOHA時鐘極性(空閑)時間(采樣/移位)
000低電平上升沿采樣、下降沿移出
101低電平下升沿采樣、上降沿移出
211高電平下升沿采樣、上降沿移出
310高電平上升沿采樣、下降沿移出
  • 時鐘極性(CPOL)和時鐘相位(CPHA)的圖解

說明:

  • 綠色:表示數(shù)據(jù)傳輸?shù)拈_始和結束。
  • 橙色:表示數(shù)據(jù)的采樣。
  • 藍色:表示數(shù)據(jù)的移位。
  • SPI模式0,CPOL = 0,CPHA = 0:CLK空閑狀態(tài) = 低電平,數(shù)據(jù)在上升沿采樣,并在下降沿移出。

圖片

  • SPI模式1,CPOL = 0,CPHA = 1:CLK空閑狀態(tài) = 低電平,數(shù)據(jù)在下降沿采樣,并在上升沿移出。

圖片

  • SPI模式2,CPOL = 1,CPHA = 0:CLK空閑狀態(tài) = 高電平,數(shù)據(jù)在下降沿采樣,并在上升沿移出。

圖片

  • SPI模式3,CPOL = 1,CPHA = 1:CLK空閑狀態(tài) = 高電平,數(shù)據(jù)在上升沿采樣,并在下降沿移出。

圖片

4 SPI的級聯(lián)

多個從機可與單個SPI主機一起使用。從機可以采用常規(guī)模式連接,或采用菊花鏈模式連接。

  • 常規(guī)模式

在常規(guī)模式下,主機需要為每個從機提供單獨的片選信號。一旦主機使能(拉低)片選信號,MOSI/MISO線上的時鐘和數(shù)據(jù)便可用 于所選的從機。如果使能多個片選信號,則MISO線上的數(shù)據(jù)會被破壞,因為主機無法識別哪個從機正在傳輸數(shù)據(jù)。從下圖可以看出,隨著從機數(shù)量的增加,來自主機的片選線的數(shù)量 也增加。這會快速增加主機需要提供的輸入和輸出數(shù)量,并限制可以使用的從機數(shù)量??梢允褂闷渌夹g來增加常規(guī)模式下的從機數(shù)量,例如使用多路復用器產(chǎn)生片選信號。

圖片

  • 菊花鏈模式

在菊花鏈模式下,所有從機的片選信號連接在一起,數(shù)據(jù)從一個從機傳播到下一個從機。在此配置中,所有從機同時接收同一SPI時鐘。來自主機的數(shù)據(jù)直接送到第一個從機,該從機將數(shù)據(jù)提供給下一個從機,依此類推。

圖片

使用該方法時,由于數(shù)據(jù)是從一個從機傳播到下一個從機,所以傳輸數(shù)據(jù)所需的時鐘周期數(shù)與菊花鏈中的從機位置成比例。例如在下圖所示的8位系統(tǒng)中,為使第3個從機能夠獲得數(shù)據(jù),需要24個時鐘脈沖,而常規(guī)SPI模式下只需8個時鐘脈沖。圖8顯示了時鐘周期和通過菊花鏈的數(shù)據(jù)傳播。并非所有SPI器件都支持菊花鏈模 式。請參閱產(chǎn)品數(shù)據(jù)手冊以確認菊花鏈是否可用。

圖片

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 微控制器
    +關注

    關注

    49

    文章

    8812

    瀏覽量

    165557
  • 電路設計
    +關注

    關注

    6745

    文章

    2767

    瀏覽量

    220124
  • 接口
    +關注

    關注

    33

    文章

    9587

    瀏覽量

    157583
  • SPI
    SPI
    +關注

    關注

    17

    文章

    1897

    瀏覽量

    102061
  • 串行外設接口

    關注

    0

    文章

    24

    瀏覽量

    4201
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    數(shù)模混合電路設計的難點

    數(shù)?;旌?b class='flag-5'>電路設計的難點 數(shù)模混合電路的設計,一直是困擾硬件電路設計師提高性能的瓶頸。眾所
    發(fā)表于 10-05 09:46 ?3004次閱讀

    硬件電路設計與開發(fā)項目案例智能空氣凈化系統(tǒng)

    項目名稱:智能空氣凈化系統(tǒng) 張飛硬件電路設計與開發(fā)-入門篇(三極管/MOS管/運放/電路設計
    的頭像 發(fā)表于 05-14 10:23 ?5737次閱讀

    怎么成為硬件電路設計高手?

    ▼關注公眾號: 工程師看海▼ ? 在現(xiàn)代科技快速發(fā)展的時代,電子設備無處不在,而硬件電路設計是實現(xiàn)這些設備功能的基礎。無論是智能手機、電腦、家用電器,還是工業(yè)控制系統(tǒng),都需要經(jīng)過精密的電路設計來實現(xiàn)
    的頭像 發(fā)表于 07-28 13:10 ?9716次閱讀
    怎么成為<b class='flag-5'>硬件</b><b class='flag-5'>電路設計</b>高手?

    硬件電路設計晶體與晶振電路設計

      晶體與晶振在電路設計中的應用十分廣泛,對于數(shù)字電路,一個穩(wěn)定的時鐘信號,是系統(tǒng)穩(wěn)定的前提。
    的頭像 發(fā)表于 11-22 10:44 ?4367次閱讀
    <b class='flag-5'>硬件</b><b class='flag-5'>電路設計</b><b class='flag-5'>之</b>晶體與晶振<b class='flag-5'>電路設計</b>

    硬件電路設計DDR電路設計(1)

    電路設計中常見的DDR屬于SDRAM,中文名稱是同步動態(tài)隨機存儲器。
    的頭像 發(fā)表于 11-24 17:28 ?9680次閱讀
    <b class='flag-5'>硬件</b><b class='flag-5'>電路設計</b><b class='flag-5'>之</b>DDR<b class='flag-5'>電路設計</b>(1)

    硬件電路設計

    十五年硬件電路設計精華
    發(fā)表于 11-08 17:26

    硬件電路設計流程系列

    一、硬件電路設計流程系列--硬件電路設計規(guī)范 二、硬件電路設計流程系列--方案設計(1) :主芯
    發(fā)表于 10-17 17:16

    核心板硬件電路設計

    核心板接口說明核心板硬件電路設計USB Host電路設計
    發(fā)表于 02-01 06:22

    硬件電路設計的思路分享

    在學習電路設計的時候,不知道你是否有這樣的困擾:明明自己學了很多硬件電路理論,也做過了一些基礎操作實踐,但還是無法設計出自己理想的電路。歸根結底,我們?nèi)鄙俚氖?/div>
    發(fā)表于 11-11 08:40

    硬件電路設計與實踐

    硬件電路設計與實踐,非常實用的教材 有需要的朋友下來看看
    發(fā)表于 12-08 14:48 ?0次下載

    硬件電路設計具體詳解

    硬件電路設計具體詳解。
    發(fā)表于 04-05 11:51 ?77次下載

    硬件電路設計流程--原理圖設計

    電路教程相關知識的資料,關于硬件電路設計流程--原理圖設計
    發(fā)表于 10-10 14:34 ?0次下載

    硬件電路設計“磁珠”的應用資料下載

    電子發(fā)燒友網(wǎng)為你提供硬件電路設計“磁珠”的應用資料下載的電子資料下載,更有其他相關的電路圖、源代碼、課件教程、中文資料、英文資料、參考設計、用戶指南、解決方案等資料,希望可以幫助到廣
    發(fā)表于 04-15 08:49 ?14次下載
    <b class='flag-5'>硬件</b><b class='flag-5'>電路設計</b><b class='flag-5'>之</b>“磁珠”的應用資料下載

    主板電源DC-DC電路設計電容的選擇

    主板電源DC-DC電路設計電容的選擇
    發(fā)表于 11-18 17:15 ?15次下載

    硬件電路設計的基本流程、作用和注意事項

    硬件電路設計是一種設計電子設備硬件電路的過程,涉及多種電子元件的選型、連接方式、布局設計等工作。電子產(chǎn)品的功能都是靠硬件
    的頭像 發(fā)表于 06-30 13:56 ?3405次閱讀
    <b class='flag-5'>硬件</b><b class='flag-5'>電路設計</b>的基本流程、作用和注意事項