chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

愛普生宣布開發(fā)出獨特的寬幅度LVDS輸出

Piezoman壓電俠 ? 2024-03-08 15:02 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

精工愛普生公司(TSE: 6724,“愛普生”)開發(fā)了一種新的晶體振蕩器差分輸出方案。新方案,寬幅低壓差分信號(WA-LVDS),可以靈活選擇最適合LSI所需的幅值水平的輸出。愛普生計劃在2025財年(從2025年4月開始)將WA-LVDS輸出晶體振蕩器商業(yè)化。

隨著數(shù)字化的進步,數(shù)據(jù)流量正在迅速增長,第五代移動通信系統(tǒng)(5G)、物聯(lián)網(wǎng)(IoT)和下一代通信系統(tǒng)將需要更快的傳輸速度和更高的容量來支持這些流量。在這種系統(tǒng)中,數(shù)據(jù)傳輸需要LVDS、LV-PECL和HCSL等通用差分輸出。每一種方案都有自己的特點,工程師們會為他們的特定系統(tǒng)選擇最好的方案。然而,近年來,通信設備對性能的要求越來越高,這意味著現(xiàn)在正在設計電路以接收通信設備中使用的lsi的最佳差分輸出。因此,通用差分輸出不能在越來越多的情況下使用。因此,對適合lsi的差分輸出的需求預計將在未來更加強勁。

現(xiàn)有的具有通用差分輸出的LVDS具有比LV-PECL和HCSL更低的電流消耗。然而,另一方面,它也具有較低的幅值,因此抗噪能力較差。為了解決這個問題,愛普生開發(fā)了WA-LVDS,這是一種具有可選擇幅度水平的差分輸出,可以靈活使用。WA-LVDS通過使其易于獲得高振幅而增加了抗噪性。它還提供比LV-PECL和HCSL更低的電流消耗。

作為晶體器件的領導者,愛普生將繼續(xù)提供滿足各種電子設備和社會基礎設施需求的晶體器件產(chǎn)品。

*:差分輸出是一種信號傳輸方法,其中數(shù)據(jù)傳輸為極性相反的兩條獨立線路之間的電壓差。差分輸出的優(yōu)點是數(shù)據(jù)傳輸頻率高,抗噪能力強。

振幅、輸出電流和相位抖動*差分輸出量如圖1和圖2所示。LVDS、LVPECL和HCSL用紅色表示。WA-LVDS是藍色的。

LVDS的H和L水平對應于振幅的差值定義為0.35 V。雖然輸出電流較小,但振幅較低,導致LVDS的抗噪性低于LV-PECL和HCSL。另一方面,LV-PECL和HCSL的振幅較大,但消耗了大量的電流。WA-LVDS的振幅可以以較小的增量進行選擇,從與LVDS相同的水平到與LV-PECL和HCSL對應的水平。此外,WA-LVDS輸出電流保持在較低水平,導致低電流消耗。

圖2

隨著WA-LVDS振幅的增加,相位抖動減小,導致低噪聲的差分輸出。

wKgaomXquA-AK-pMAAN7SFwFbu4737.png

圖1:振幅vs。差動器的輸出電流圖2:WA-LVDS相位抖動

相位抖動:時鐘周期的波動稱為抖動。相位抖動是對無抖動理想時鐘的邊緣偏差的度量,可以從相位噪聲特性計算出來。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • lvds
    +關注

    關注

    2

    文章

    1237

    瀏覽量

    69754
  • 愛普生
    +關注

    關注

    0

    文章

    502

    瀏覽量

    23633
  • 晶體振蕩器
    +關注

    關注

    9

    文章

    747

    瀏覽量

    33197
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    SN65LVDS822:高性能LVDS接收器的設計與應用解析

    (TI)推出的SN65LVDS822 Flatlink? LVDS接收器,看看它有哪些獨特的特性和優(yōu)勢,以及如何在實際設計中應用。 文件下載: SN65LVDS822RGZR.pdf
    的頭像 發(fā)表于 02-25 17:00 ?31次閱讀

    深入剖析SN65LVDS047:LVDS四通道差分線驅(qū)動器的卓越性能

    號(LVDS)電氣特性的四通道差分線驅(qū)動器。LVDS技術(shù)通過降低輸出電壓水平,將傳統(tǒng)5 - V差分標準(如EIA/TIA - 422B)的輸出電壓降低,從而
    的頭像 發(fā)表于 02-09 17:40 ?974次閱讀

    SN65LVDS96 LVDS SERDES接收器:特性、應用與設計要點

    SERDES接收器。 文件下載: sn65lvds96.pdf 一、SN65LVDS96簡介 SN65LVDS96是一款LVDS SERDES接收器,它將三個串行輸入7位并行
    的頭像 發(fā)表于 01-04 11:15 ?350次閱讀

    深入剖析SN65LVDS95 LVDS 串行器:特性、應用與設計要點

    95 是一款 LVDS 串行器/解串器(serdes)發(fā)射器,它集成了三個 7 位并行加載串行輸出移位寄存器、一個 7 倍時鐘合成
    的頭像 發(fā)表于 01-04 11:10 ?336次閱讀

    SN65LVDS94 LVDS 串行解串接收器:設計與應用全解析

    解串接收器,它將四個串行輸入 7 位并行輸出的移位寄存器、一個 7 倍時鐘合成器以及五個低電壓差分信號(LVDS)線
    的頭像 發(fā)表于 01-04 11:10 ?331次閱讀

    《SN65LVDS109與SN65LVDS117:LVDS重復器的卓越之選》

    《SN65LVDS109與SN65LVDS117:LVDS重復器的卓越之選》 在電子設計領域,數(shù)據(jù)傳輸?shù)母咝?、穩(wěn)定性與精確性一直是工程師們追求的目標。今天,我們聚焦于德州儀器(TI)推出的兩款
    的頭像 發(fā)表于 12-31 16:15 ?222次閱讀

    SN65LVDS95-Q1 LVDS SERDES 發(fā)射器:特性、應用與設計指南

    應用而設計的 LVDS(低壓差分信號)串行器/解串器(SERDES)發(fā)射器。它集成了三個 7 位并行加載串行輸出移位寄存器、一個 7 倍時鐘合成器和四個 L
    的頭像 發(fā)表于 12-30 09:45 ?217次閱讀

    LVPECL與LVDS電平互連:直流與交流耦合設計指南

    1.?LVPECL?與LVDS?的互連 1.1 ??LVPECL?與LVDS?的直流耦合 LVPECL?到LVDS?的直流耦合結(jié)構(gòu)需要一個電阻網(wǎng)絡,如圖5?中所示,設計該網(wǎng)絡時有這樣幾點必須考慮
    的頭像 發(fā)表于 08-04 16:42 ?1352次閱讀
    LVPECL與<b class='flag-5'>LVDS</b>電平互連:直流與交流耦合設計指南

    正點原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍牙等接口,資料豐富!

    芯片型號是XC7Z020CLG484-2I。開發(fā)板由核心板+底板組成,外設資源豐富,板載2路千兆以太網(wǎng)接口、一個FMC LPC座,HDMI輸入和輸出接口、LVDS LCD接口、音頻接口和RGB LCD
    發(fā)表于 05-30 16:55

    【新品來襲】功耗降低56%!愛普生研發(fā)新款晶體振蕩器

    愛普生開發(fā)出一款恒溫晶體振蕩器(OCXO)“OG7050CAN”,其功耗比愛普生早期的OG1409系列產(chǎn)品(“早期產(chǎn)品”)低56%*1。新款OCXO尺寸為7.0×5.0毫米,高度為3.3毫米(典型值
    的頭像 發(fā)表于 05-23 15:39 ?988次閱讀
    【新品來襲】功耗降低56%!<b class='flag-5'>愛普生</b>研發(fā)新款晶體振蕩器

    LVDS輸出差分晶振SG2520VGN,X1G0059010007,愛普生6G測試和測量晶振

    產(chǎn)品簡介LVDS輸出差分晶振SG2520VGN,X1G0059010007,愛普生6G測試和測量晶振,日本進口晶振,EPSON愛普生晶振型號:SG2520VGN,編碼為:X1G0059
    發(fā)表于 05-19 14:29 ?0次下載

    MAX9169/MAX9170 4端口LVDS和LVTTL至LVDS轉(zhuǎn)發(fā)器技術(shù)手冊

    (MAX9169)或LVTTL (MAX9170)輸入,將其復現(xiàn)為4路LVDS輸出。每路差分輸出可驅(qū)動100Ω負載,允許在接收器輸入端帶有100Ω終端電阻的傳輸線上進行點到點信號分配。MAX9169和MAX9170引腳分別兼容
    的頭像 發(fā)表于 05-19 09:30 ?1333次閱讀
    MAX9169/MAX9170 4端口<b class='flag-5'>LVDS</b>和LVTTL至<b class='flag-5'>LVDS</b>轉(zhuǎn)發(fā)器技術(shù)手冊

    MAX9152 800Mbps、LVDS/LVPECL至LVDS、2 x 2交叉點開關技術(shù)手冊

    MAX9152 2 x 2交叉點開關專為需要高速、低功耗和低噪聲信號分配的應用而設計。該器件包括兩路LVDS/LVPECL輸入、兩路LVDS輸出和兩路用于設置差分輸入和輸出之間內(nèi)部連接
    的頭像 發(fā)表于 04-16 10:47 ?1167次閱讀
    MAX9152 800Mbps、<b class='flag-5'>LVDS</b>/LVPECL至<b class='flag-5'>LVDS</b>、2 x 2交叉點開關技術(shù)手冊

    ADCLK854 1.8 V、12 LVDS/24 CMOS輸出的低功耗時鐘扇出緩沖器技術(shù)手冊

    ADCLK854是一款1.2 GHz/250 MHz LVDS/CMOS扇出緩沖器,針對低抖動、低功耗應用進行了優(yōu)化。其配置范圍為12 LVDS至24 CMOS輸出,包括LVDS和CM
    的頭像 發(fā)表于 04-11 10:48 ?1051次閱讀
    ADCLK854 1.8 V、12 <b class='flag-5'>LVDS</b>/24 CMOS<b class='flag-5'>輸出</b>的低功耗時鐘扇出緩沖器技術(shù)手冊

    ADCLK846 1.8 V、6 LVDS/12 CMOS輸出低功耗時鐘扇出緩沖器技術(shù)手冊

    ADCLK846是一款針對低抖動和低功耗優(yōu)化的1.2 GHz/250 MHz、LVDS/CMOS、扇出緩沖器??膳渲梅秶鸀? LVDS至12 CMOS輸出,包括LVDS和CMOS
    的頭像 發(fā)表于 04-11 10:03 ?1236次閱讀
    ADCLK846 1.8 V、6 <b class='flag-5'>LVDS</b>/12 CMOS<b class='flag-5'>輸出</b>低功耗時鐘扇出緩沖器技術(shù)手冊