臺積電A16采用背面供電技術(shù)，提升運(yùn)算效能并降低功耗
據(jù)報道，臺積電于近期發(fā)布的北美技術(shù)論壇上披露了A16節(jié)點的關(guān)鍵信息，該節(jié)點將搭載更多晶體管，以提升計算效率并降低能耗。
據(jù)悉，臺積電A16工藝節(jié)點采用了全新Super PowerRail背面供電技術(shù)，相較于英特爾的正面供電技術(shù)更為復(fù)雜，能夠更好地滿足AI芯片及數(shù)據(jù)中心的發(fā)展需求。
隨著晶體管尺寸減小、密度增加以及堆疊層數(shù)增多，為晶體管提供電源和傳輸數(shù)據(jù)信號變得愈發(fā)困難，需穿越10至20層堆棧，使得線路設(shè)計難度大幅提升。
臺積電通過采用背面供電技術(shù)，將供電線路置于晶體管下方，有效解決了IR壓降問題。
IT之家引用臺積電官方新聞稿指出，晶體管主要由源極、汲極、通道和閘極四大組件構(gòu)成。其中，源極為電流進(jìn)入晶體管的入口，汲極為出口；通道與柵極則分別負(fù)責(zé)協(xié)調(diào)電子運(yùn)動。
相比之下，臺積電A16節(jié)點制程技術(shù)中的電力傳輸線直接連通源極與汲極，使其比英特爾的背面供電技術(shù)更為復(fù)雜。臺積電表示，此舉旨在提升客戶芯片的效能。
臺積電表示，在同等工作電壓（Vdd）下，采用Super PowerRail的A16節(jié)點運(yùn)算速度可比N2P快8~10%；在同樣運(yùn)算速度下，功耗降低15%~20%，芯片密度提升達(dá)1.10倍。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
臺積電
+關(guān)注
關(guān)注
44文章
5788瀏覽量
174935 -
晶體管
+關(guān)注
關(guān)注
78文章
10299瀏覽量
146620 -
傳輸數(shù)據(jù)
+關(guān)注
關(guān)注
1文章
127瀏覽量
16470
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
2nm“諸神之戰(zhàn)”打響！性能飆升+功耗驟降，臺積電攜聯(lián)發(fā)科領(lǐng)跑
工作，并計劃啟動大規(guī)模量產(chǎn)。蘋果的A20 芯片也將采用臺積電 2nm 工藝。 ? ? 從FinF
臺積電2納米制程試產(chǎn)成功，AI、5G、汽車芯片，誰將率先受益？
與現(xiàn)行的3nm工藝相比，臺積電在2nm制程上首次采用了GAA（Gate-All-Around，環(huán)繞柵極）晶體管架構(gòu)。這種全新的結(jié)構(gòu)能夠讓晶體管電流控制更加精確，減少漏電問題，大幅
MediaTek采用臺積電2納米制程開發(fā)芯片
MediaTek 今日宣布，MediaTek 首款采用臺積電 2 納米制程的旗艦系統(tǒng)單芯片（SoC）已成功完成設(shè)計流片（Tape out），成為首批
看點：臺積電在美建兩座先進(jìn)封裝廠 博通十億美元半導(dǎo)體工廠談判破裂
兩座先進(jìn)的封裝工廠將分別用于導(dǎo)入?3D 垂直集成的SoIC工藝和 CoPoS?面板級大規(guī)模 2.5D 集成技術(shù)。 據(jù)悉臺積電的這兩座先進(jìn)封裝廠的選址位于亞利桑那州，緊鄰具備 N2 /
力旺NeoFuse于臺積電N3P制程完成可靠度驗證
力旺電子宣布，其一次性可編程內(nèi)存（One-Time Programmable, OTP）NeoFuse已于臺積電N3P制程完成可靠度驗證。N3P制程為臺
交流充電樁負(fù)載能效提升技術(shù)
與休眠技術(shù)
大功率充電樁（如22kW）采用模塊化設(shè)計，根據(jù)需求啟用部分模塊，輕載時關(guān)閉冗余模塊，減少待機(jī)功耗（<2W）；
集成低功耗MCU與傳感器，無車輛連接時進(jìn)入深度休眠模式，
發(fā)表于 05-21 14:38
西門子與臺積電合作推動半導(dǎo)體設(shè)計與集成創(chuàng)新 包括臺積電N3P N3C A14技術(shù)
西門子和臺積電在現(xiàn)有 N3P 設(shè)計解決方案的基礎(chǔ)上，進(jìn)一步推進(jìn)針對臺積電 N3C 技術(shù)的工具認(rèn)證
發(fā)表于 05-07 11:37
?1354次閱讀
蘋果M5芯片量產(chǎn)，采用臺積電N3P制程工藝
工藝——N3P。與前代工藝相比，N3P在性能上實現(xiàn)了約5%的提升，同時在功耗方面降低了5%至10%。這一顯著的進(jìn)步意味著，搭載M5芯片的設(shè)備將能夠提供更強(qiáng)大的處理能力，同時擁有更出色的電池續(xù)航能力。 除了制程工藝的
AMD或首采臺積電COUPE封裝技術(shù)
知名分析師郭明錤發(fā)布最新報告，指出臺積電在先進(jìn)封裝技術(shù)方面取得顯著進(jìn)展。報告顯示，臺積電的COU
總營收超萬億，AI仍是臺積電最強(qiáng)底牌!
1月16日，全球半導(dǎo)體制造龍頭廠商臺積電發(fā)布2024年第四季度財報，凈營收達(dá)到8684.6 億新臺幣，同比增長 38.8%，環(huán)比增長 14.3%。 ?同時，
臺積電亞利桑那州晶圓廠啟動AMD與蘋果芯片生產(chǎn)
消息若屬實，意味著臺積電在美國的這座先進(jìn)晶圓廠目前至少承擔(dān)著三款重要芯片的生產(chǎn)任務(wù)。其中包括為iPhone 15和iPhone 15 Plus智能手機(jī)提供的蘋果A16仿生芯片，為蘋果智
臺積電熊本工廠正式量產(chǎn)
了重要一步。據(jù)悉，該工廠將生產(chǎn)日本國內(nèi)最先進(jìn)的12-28納米制程邏輯芯片，供應(yīng)給索尼等客戶。這一制程技術(shù)在當(dāng)前半導(dǎo)體市場中具有廣泛的應(yīng)用前景，對于提升日本半導(dǎo)體產(chǎn)業(yè)的競爭力具有重要意義。 臺積
臺積電CoWoS封裝A1技術(shù)介紹
進(jìn)步，先進(jìn)封裝行業(yè)的未來非?；钴S。簡要回顧一下，目前有四大類先進(jìn)封裝。 3D = 有源硅堆疊在有源硅上——最著名的形式是利用臺積電的 SoIC CoW 的 AMD 3D V-Cache和利用臺
臺積電2納米制程技術(shù)細(xì)節(jié)公布：性能功耗雙提升
在近日于舊金山舉行的IEEE國際電子器件會議(IEDM)上，全球領(lǐng)先的晶圓代工企業(yè)臺積電揭曉了其備受期待的2納米(N2)制程技術(shù)的詳細(xì)規(guī)格。 據(jù)臺
工商網(wǎng)監(jiān)
評論