電子發(fā)燒友網(wǎng)報道（文/吳子鵬）隨著摩爾定律速度放緩，近幾年先進封裝技術(shù)成為大算力芯片發(fā)展的主要推動力。得益于人工智能應(yīng)用的算力需求爆發(fā)，芯片封裝技術(shù)的重要性更是提升到了前所未有的高度。

在第十六屆集成電路封測產(chǎn)業(yè)鏈創(chuàng)新發(fā)展論壇(CIPA2024)上，來自封裝和設(shè)備行業(yè)的眾多專家分享了產(chǎn)業(yè)前沿信息，包括國產(chǎn)封裝廠商在先進封裝方面的進展，先進封裝里前沿的創(chuàng)新技術(shù)，以及先進封裝如何更好地賦能大算力芯片的發(fā)展等。

國內(nèi)先進封裝技術(shù)的具體進展

從傳統(tǒng)的引線框架封裝，到球柵陣列封裝(BGA)、陶瓷基板封裝(CBGA)、面積陣列封裝(LGA)等，再到2.5D/3D封裝、系統(tǒng)級封裝(SiP)、Chiplet等，產(chǎn)業(yè)界努力的方向就是在一個封裝內(nèi)塞進更多的功能單元，以實現(xiàn)更高的集成度。近幾年，先進封裝技術(shù)一直由臺積電、英特爾、三星三大海外大廠主導(dǎo)，不過隨著需求暴漲，國產(chǎn)封裝大廠也在先進封裝方面取得了積極的進展。

CIPA2024上，國內(nèi)長電科技、通富微電、華天科技、華進半導(dǎo)體等均做了分享，也提到了各自企業(yè)在先進封裝層面的進展。比如，華天科技（昆山）電子有限公司技術(shù)專家付東之分享了華天科技在先進封裝方面所取得的成果。

華天科技（昆山）電子有限公司技術(shù)專家付東之

目前，華天科技的主要業(yè)務(wù)范圍是封裝設(shè)計、封裝仿真、引線框封裝、基板封裝、晶圓級封裝、晶圓測試及功能測試、物流配送等。華天科技先進封裝平臺的名字是Hmatrix，包括WLP（WaferLevelPackage）、SLP（StripLevelPackage）和eSinC（EmbeddedSysteminChip）。在這個體系下，華天科技也取得了一些成績，比如在晶圓級封裝WLP方面，華天科技擁有國內(nèi)最大的WLP生產(chǎn)線，月產(chǎn)能達到3萬多片。

另外，華天科技基于3DMatrix3D晶圓級封裝平臺開發(fā)的系統(tǒng)集成封裝技術(shù)eSinCSiP，通過集成硅基扇出封裝、bumping技術(shù)、TSV技術(shù)、C2W和W2W技術(shù)，可以實現(xiàn)多芯片高密度高可靠性3D異質(zhì)異構(gòu)集成。付東之稱，華天科技也在布局2.5D封裝技術(shù)。

華進半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司總經(jīng)理孫鵬則在《后摩爾定律時代AI/HPC封裝集成解決方案》分享里提到了華進半導(dǎo)體PDK（ProcessDesignKit，工藝設(shè)計套件）+EDA的先進封裝設(shè)計流程和先進封裝仿真技術(shù)。PDK是制造和設(shè)計之間溝通的橋梁，是模擬電路設(shè)計的起始點。孫鵬強調(diào)，要實現(xiàn)先進封裝，需要先有PDK。

華進半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司總經(jīng)理孫鵬

孫鵬表示，在AI/HPC芯片設(shè)計里，芯片的電壓并不高，可能是1.2V，也可能是0.7V，但是負載電流是非?？植赖?，能夠達到幾百個安培。為了保證系統(tǒng)給芯片供電電壓的穩(wěn)定性，直流壓降、交流紋波和電源阻抗等需要在設(shè)計前期就考慮到。同時，先進封裝里芯片、封裝與系統(tǒng)層級之間的電磁、熱、力場的耦合干擾越來越顯著，系統(tǒng)性的SI/PI和熱機械失效問題也要提前考慮。

孫鵬強調(diào)，之所以說電源完整性在以先進封裝技術(shù)打造的AI/HPC芯片里，其重要性可能比信號完整性更加重要，原因就是芯片內(nèi)流轉(zhuǎn)的電流太大了。華進半導(dǎo)體的PDK+EDA方案可以實現(xiàn)跨芯片-封裝-系統(tǒng)的協(xié)同設(shè)計以及跨電學(xué)、熱學(xué)、力學(xué)的綜合分析，支撐2.5D/3DIC產(chǎn)品的規(guī)劃、設(shè)計、驗證和簽核，以實現(xiàn)更好的先進封裝。

另外，華進半導(dǎo)體實現(xiàn)的先進封裝技術(shù)成果還包括：

·華進2.5D封裝方案實現(xiàn)最大32Gbps速率的信號傳輸，可滿足通道無源電性能RL(回損)、IL(插損)、PSXT(綜合功率串?dāng)_)、ICR(綜合串?dāng)_比)等4項約束；

·開發(fā)了基于low-K有源晶圓的正面Via-lastTSV加工技術(shù)，TSV10umx100um，bump高度80um，解決了low-K材料刻蝕和吸水性保護、高bump結(jié)構(gòu)晶圓的切割等技術(shù)難題；

·3DChiplet結(jié)構(gòu)實現(xiàn)了4顆網(wǎng)絡(luò)處理芯粒、被動元件、有源TSV轉(zhuǎn)接板和基板，相比基板上集成電源的方案，模塊減少～84%的焦耳熱損耗，TSV路徑的最大電流密度減小～60%；

·在國內(nèi)建成國產(chǎn)扇出封裝中試線，支持RDL-FirstFO封裝工藝，涵蓋高密度布線及微節(jié)距凸點、C2W組裝、激光臨時鍵合/拆鍵合等相關(guān)工藝。

先進封裝里面的前沿技術(shù)創(chuàng)新

先進封裝是一個交叉融合的技術(shù)創(chuàng)新領(lǐng)域，涉及設(shè)計、環(huán)境、測試、材料、制造和可靠性等多學(xué)科領(lǐng)域。從芯片架構(gòu)來看，先進封裝關(guān)乎異構(gòu)集成、互聯(lián)技術(shù)、供電技術(shù)和安全技術(shù)等諸多方面。在CIPA2024上，也有非常多的嘉賓分享了先進封裝中的前沿技術(shù)。

比如，江蘇微導(dǎo)納米科技股份有限公司半導(dǎo)體資深銷售總監(jiān)聶佳相分享了《低溫鍍膜工藝在半導(dǎo)體封測中的應(yīng)用》，并介紹了微導(dǎo)納米的先進封裝薄膜解決方案。聶佳相稱，摩爾定律本身就是一個物理極限，可能在1nm或者某個節(jié)點就無法進行下去了，先進封裝便成為突破芯片性能瓶頸的最佳路徑。而在先進封裝中，TSV、背覆銅和混合鍵合都和鍍膜技術(shù)息息相關(guān)。

江蘇微導(dǎo)納米科技股份有限公司半導(dǎo)體資深銷售總監(jiān)聶佳相

比如在混合鍵合HybridBonding中，除了銅層之間完成鍵合實現(xiàn)電氣連接，兩個Chip面對面的其他非導(dǎo)電部分也要貼合，這就需要使用CVD設(shè)備將銅填補進去完成鍵合。這個過程中存在兩大挑戰(zhàn)：其一是需要在低溫環(huán)境下完成；其二是高分子材料的翹曲問題通常比較嚴重。

微導(dǎo)納米作為國內(nèi)排名靠前的薄膜設(shè)備供應(yīng)商，設(shè)備類型主要集中在CVD和ALD兩大類型，能夠幫助封裝廠商完成難度較大的低溫工藝。比如，該公司的iTomic?HiK系列原子層沉積鍍膜系統(tǒng)，適用于客戶制程高介電常數(shù)（High-k）柵氧層、MIM電容器絕緣層、TSV介質(zhì)層等薄膜工藝需求。

再比如，江蘇華海誠科新材料股份有限公司董事陶軍分享了《先進半導(dǎo)體封裝材料及未來趨勢》。在制程技術(shù)上，先進封裝采用如微細化焊球、超低k材料等創(chuàng)新技術(shù)，因此材料創(chuàng)新對于先進封裝而言是極其重要的。

江蘇華海誠科新材料股份有限公司董事陶軍

陶軍主要談到了銅線鍵合中的一些材料發(fā)展。在鍵合的過程中，如果基板或者塑封材料的pH值不合適，就可能對銅線造成腐蝕。這個過程中，氯離子的含量是非常關(guān)鍵的，會影響基板和塑封材料的pH值，進而影響鍵合和封裝的效果。舉例來說，當(dāng)pH值為4時，鍵合的失效率就會非常高。

為了解決這個問題，華海誠科和很多半導(dǎo)體材料供應(yīng)商進行合作，取得的成果包括：特殊含硅結(jié)構(gòu)的環(huán)氧樹脂，用陶瓷在塑封材料中替代金屬，建立了一條無金屬產(chǎn)線；用顆粒狀塑封料來實現(xiàn)大面積封裝，降低基板的翹曲問題；調(diào)節(jié)數(shù)字體系結(jié)構(gòu)，將含硅環(huán)境的環(huán)氧結(jié)構(gòu)和特殊的環(huán)氧結(jié)構(gòu)進行融合，也能夠應(yīng)對翹曲的問題。

國產(chǎn)Chiplet如何賦能大算力芯片發(fā)展

先進封裝的研發(fā)和創(chuàng)新，最終還是落到應(yīng)用上，也就是打造大算力芯片。根據(jù)Yole的統(tǒng)計數(shù)據(jù)，到2027年，預(yù)計2D/3D封裝市場規(guī)模將達到150億美元，扇出型WLP約為40億美元，扇入型約為30億美元，Embedded約為2億美元。屆時，先進封裝將占整體封裝市場的50%。

在CIPA2024上，銳杰微科技集團董事長方家恩分享了《Chiplet封裝技術(shù)在封裝級的相關(guān)應(yīng)用》，主要探討了國內(nèi)如何發(fā)展2.5D封裝技術(shù)以及Chiplet技術(shù)的落地。方家恩認為，受限于先進制程和HBM工藝不成熟，目前國內(nèi)雖然出現(xiàn)了幾十甚至上百家的2.5D封裝企業(yè)，但產(chǎn)業(yè)發(fā)展仍處于早期階段，尤其是缺少經(jīng)過驗證的經(jīng)驗。在這種情況下，國內(nèi)應(yīng)該如何用好Chiplet技術(shù)呢？

銳杰微科技集團董事長方家恩

方家恩指出，Chiplet技術(shù)發(fā)展受限于三點，一個是先進工藝和IP，一個是互聯(lián)標準，還有一個是封裝技術(shù)。在傳統(tǒng)芯片設(shè)計里，一顆芯片可能對應(yīng)兩款封裝。不過，在未來打造各種功能die時，研發(fā)一顆die可能需要適配十幾種，甚至是二十幾種封裝類型，因此是封裝引領(lǐng)Chiplet技術(shù)發(fā)展。未來幾年，國產(chǎn)的Chiplet將迎來蓬勃的發(fā)展，年復(fù)合增長率可能高達50%以上。

方家恩強調(diào)，國產(chǎn)要形成自己的Chiplet生態(tài)鏈，這是非常重要的，也是值得大家思考和努力的。

為了實現(xiàn)這一點，國產(chǎn)芯片產(chǎn)業(yè)可以從幾個方面入手：首先是標準方面，要擁有自己的Chiplet互聯(lián)標準，目前《芯粒間互聯(lián)通信協(xié)議》（ChipletsInterconnectProtocol，CIP）已經(jīng)獲批，并于今年1月1日正式實施；其次是先進封裝技術(shù)，跳脫出國外主導(dǎo)的先進封裝路線，基于傳統(tǒng)封裝和Chiplet也能夠解決80%以上應(yīng)用場景對高性能芯片的需求。

目前，國產(chǎn)芯片在同構(gòu)D2D方面已經(jīng)取得了一定的進展，也就是將計算SoC分拆成2個、4個或者6個，然后將其拼起來以實現(xiàn)更高的計算性能。然后就是異構(gòu)的，將不同的計算單元以及HBM融入高性能計算芯片中，這方面臺積電的CoWoS是非常值得借鑒學(xué)習(xí)的。

方家恩在演講中提到，國內(nèi)Chiplet要想發(fā)展好，兩個全流程是非常重要的。其一是工藝全流程，解決前道和后道所有工藝問題以實現(xiàn)全流程；其二是開發(fā)全流程，在設(shè)計開發(fā)過程中對電、熱、應(yīng)力、可靠性等方面做到周全地考慮。

結(jié)語

先進封裝是未來打造高算力芯片的重要技術(shù)，意味著先進的設(shè)計思路和先進的集成工藝。在國內(nèi)，受限于先進工藝制程方面的影響，目前臺積電、英特爾和三星的技術(shù)路線并不適用于國產(chǎn)先進封裝技術(shù)的發(fā)展，國內(nèi)芯片產(chǎn)業(yè)需要走出自己的路。比如在Chiplet領(lǐng)域，要率先實現(xiàn)工藝全流程和開發(fā)全流程，同時也要有自己的標準，形成自己的生態(tài)，才能夠逐漸做大做強。