AMD Vivado Design Suite 2024.1全新推出
AMD Vivado Design Suite 2024.1 可立即下載。最新版本支持全新 AMD MicroBlaze V 軟核處理器，并針對 QoR 和 Dynamic Function eXchange ( DFX ) 進行了全面增強。Power Design Manager 新增了對 AMD Zynq RFSoC 系列的支持。
2024.1
版本亮點
MicroBlaze V 軟核處理器正式推出
基于 RISC-V 開源 ISA
支持所有 AMD FPGA 和自適應(yīng) SoC
提升 AMD Versal 設(shè)計的 QoR ( Fmax )
賦予用戶更大的控制能力以實現(xiàn)精細 QoR 提升
增強 AMD Versal 設(shè)計的 DFX
通過 SSI 器件串聯(lián)配置，滿足 PCIe 的時序要求
增強 DFX 設(shè)計的報告功能以輔助設(shè)計收斂
Power Design Manager
支持 Zynq RFSoC 系列
內(nèi)置圖表幫助進行假設(shè)分析和功耗類別可視化
將 PDM 內(nèi)容導(dǎo)出到電子表格以便于信息快速共享
如需詳細了解2024.1 版本中的新增功能和各種優(yōu)化，請訪問版本說明和下載頁面。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
處理器
+關(guān)注
關(guān)注
68文章
20323瀏覽量
254651 -
amd
+關(guān)注
關(guān)注
25文章
5703瀏覽量
140373 -
Vivado
+關(guān)注
關(guān)注
19文章
860瀏覽量
71378
原文標(biāo)題：AMD Vivado? 2024.1 現(xiàn)已推出
文章出處：【微信號：賽靈思，微信公眾號：Xilinx賽靈思官微】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例
本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QDMA_Gen4x8_ST_Only_Pe
【請教】FPGA燒錄軟件工具二次開發(fā)問題
請教各位大佬：
Vivado 2018.3和Pango Design Suite 2025.1 這兩款FPGA燒錄軟件工具能夠二次開發(fā)嗎？實現(xiàn)上位機控制軟件調(diào)用它們，實現(xiàn)自動化的FPGA測試程序燒錄和燒錄成功的反饋信號。
發(fā)表于 03-17 16:34
AMD Versal自適應(yīng)SoC中eMMC燒錄/啟動調(diào)試檢查表（下）
有多種受支持的方式可用于燒錄 eMMC 器件，包括使用 AMD Vivado IDE、使用 AMD Vitis GUI 或使用 U-Boot。
AMD Power Design Manager 2025.2版本現(xiàn)已發(fā)布
AMD Power Design Manager 2025.2 版本現(xiàn)已發(fā)布，并正式支持第二代 AMD Versal AI Edge 系列器件和第二代 Prime 系列器件。
AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布
AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布，新增對 AMD Versal 自適應(yīng) SoC 的設(shè)計支持，包含新
亞馬遜云科技推出Amazon Quick Suite，引領(lǐng)Agentic AI驅(qū)動的工作新范式
科技推出的Agentic AI應(yīng)用，幫助員工轉(zhuǎn)變獲取信息洞察的方式，開展深度研究、自動化任務(wù)、數(shù)據(jù)可視化，并橫跨多個應(yīng)用執(zhí)行任務(wù)。 Amazon Quick Suite可連接包括內(nèi)部知識庫（如wiki
AMD Vivado設(shè)計套件2025.1版本的功能特性
隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產(chǎn)，解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南資
AMD Vivado ChipScope助力硬件調(diào)試
許多硬件問題只有在整個集成系統(tǒng)實時運行的過程中才會顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調(diào)試流程，可在系統(tǒng)運行期間最大限度提升對可編程邏輯的觀測能力，助力設(shè)計調(diào)試。
在AMD Versal自適應(yīng)SoC上使用QEMU+協(xié)同仿真示例
Cortex A72 (QEMU) 上運行的固件進行仿真，該固件會訪問當(dāng)前 AMD Vivado Design Suite 仿真中正在進行仿真的 PL 中的 IP。本文將使用 Ver
Vivado無法選中開發(fā)板的常見原因及解決方法
在使用 AMD Vivado Design Suite 對開發(fā)板（Evaluation Board）進行 FPGA 開發(fā)時，我們通常希望在創(chuàng)建工程時直接選擇開發(fā)板，這樣
AMD Power Design Manager 2025.1現(xiàn)已推出
AMD Power Design Manager 2025.1 版（PDM）現(xiàn)已推出——增加了對第二代 AMD Versal AI Edge 和 第二代 Versal Prime 系列
使用AMD Vitis Unified IDE創(chuàng)建HLS組件
這篇文章在開發(fā)者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 傳統(tǒng) IDE） 的基礎(chǔ)上撰寫，但使用的是 AMD Vitis Unifie
AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出，支持 AMD Spart
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學(xué)運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado D
如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果（以 Vivado 2024.
評論