概述
ADN2804可提供下列接收器功能：量化、信號電平檢測、時鐘和數(shù)據(jù)恢復(fù)以及數(shù)據(jù)重定時，適用于622 Mbps NRZ數(shù)據(jù)。它可自動鎖定至622 Mbps數(shù)據(jù)速率，而無需外部參考時鐘或編程。無輸入數(shù)據(jù)時，輸出時鐘漂移不大于±5%。該器件滿足所有的SONET抖動要求，包括抖動傳遞、抖動產(chǎn)生和抖動容差。所有規(guī)格均相對于?40°C至+85°C環(huán)境溫度而言，除非另有說明。
數(shù)據(jù)表：*附件：ADN2804 622Mbps時鐘和數(shù)據(jù)恢復(fù)IC，集成限幅放大器技術(shù)手冊.pdf

該器件配合PIN二極管和TIA前置放大器，可以實現(xiàn)高度集成的低成本、低功耗光纖接收器。

當輸入信號電平降至用戶可調(diào)閾值以下時，接收器的前端信號丟失(LOS)檢測電路會予以提示。LOS檢測電路具有遲滯特性，可防止輸出震顫。

ADN2804采用緊湊型5 mm × 5 mm、32引腳LFCSP封裝。

應(yīng)用

• BPON ONT
• SONET OC-12
• WDM應(yīng)答器
• 再生器/中繼器
• 測試設(shè)備
• 寬帶交叉連接和路由器

特性

• 超過SONET抖動傳遞/產(chǎn)生/容差要求
• 量化器靈敏度：3.3 mV（典型值）
• 可調(diào)限幅電平：±95 mV
• 信號丟失(LOS)檢測范圍：2.6 mV至18.4 mV
• 獨立限幅電平調(diào)整和LOS檢測器
• 取得專利的時鐘恢復(fù)架構(gòu)
• 無需參考時鐘
• 失鎖指示器
• 通過I^2^C^?^ 接口訪問可選特性
• 單電源供電：3.3 V
• 低功耗：423 mW（典型值）
• 5 mm × 5 mm、32引腳LFCSP無鉛封裝

框圖

時序圖

引腳配置描述

I2C接口時序和內(nèi)部寄存器描述

抖動規(guī)格

ADN2804時鐘數(shù)據(jù)恢復(fù)（CDR）器件旨在實現(xiàn)最佳誤碼率（BER）性能，并超越Telcordia Technologies公司GR - 253 - CORE文件（2000年9月第3版）中針對SONET/SDH設(shè)備提出的抖動傳輸、產(chǎn)生和容限規(guī)格。

抖動是指數(shù)字信號邊沿相對于其長期平均位置的動態(tài)偏移，以單位間隔（UI）為測量單位，其中1 UI等于1比特周期。輸入數(shù)據(jù)上的抖動會在恢復(fù)時鐘的采樣沿上導(dǎo)致動態(tài)相位誤差?；謴?fù)時鐘上的抖動會在重新定時的數(shù)據(jù)上產(chǎn)生抖動。

以下部分簡要概述了抖動產(chǎn)生、傳輸和容限的規(guī)格，這些規(guī)格與Telcordia文件（GR - 253 - CORE，2000年9月第3版）中針對設(shè)備級光接口以及ADN2804在這些規(guī)格方面的性能所規(guī)定的內(nèi)容一致。

抖動產(chǎn)生

抖動產(chǎn)生規(guī)格限制了在無抖動輸入信號情況下，器件所能產(chǎn)生的抖動量。對于SONET設(shè)備，產(chǎn)生的抖動必須小于0.01 UI均方根值且小于0.1 UI峰峰值。

抖動傳輸

抖動傳輸函數(shù)是輸出信號上的抖動與施加在輸入信號上的抖動之比，它是頻率的函數(shù)。該參數(shù)衡量了能夠傳輸?shù)捷敵鲂盘柹系妮斎胄盘柖秳恿浚ㄒ妶D15）。此抖動量是有限制的。

抖動容限

抖動容限定義為施加在輸入信號上的正弦抖動的峰峰值幅度，該幅度會導(dǎo)致1 dB的功率損失。這是一項應(yīng)力測試，旨在確保在工作條件下不會產(chǎn)生額外的損耗（見圖16）。