概述
ADF4383 是一款高性能、超低抖動、小數 N 分頻鎖相環(huán) (PLL)，帶有集成電壓控制振蕩器 (VCO)，非常適合 5G 應用或數據轉換器時鐘應用的本地振蕩器 (LO) 生成。高性能 PLL 具有 ?239 dBc/Hz 的品質因數、低 1/f 噪聲和整數模式下 625 MHz 的高 PFD 頻率，可實現(xiàn)超低帶內噪聲和綜合抖動。ADF4383 可產生 10 GHz 至 20 GHz 基本倍頻范圍內的頻率，從而無需使用次諧波濾波器。ADF4383 上的輸出分頻器可產生從 625 MHz 至 20 GHz 的完整輸出頻率范圍。

對于多數據轉換器時鐘應用，ADF4383 通過在 PLL 反饋環(huán)路中包含輸出分頻器，自動將其輸出與輸入參考邊沿對齊。對于需要確定性延遲或延遲調整功能的應用，提供分辨率 <1 ps 的可編程輸出延遲參考。通過參考跨多個設備和整個溫度的輸出延遲匹配，可以實現(xiàn)可預測且精確的多芯片對齊。

ADF4383 框圖十分簡單，通過簡化的串行外設接口 (SPI) 寄存器映射、外部 SYNC 輸入以及整數和小數模式下可重復的多芯片對齊，可以縮短開發(fā)時間。
數據表：*附件：ADF4383集成VCO的微波寬帶頻率合成器技術手冊.pdf

應用

• 高性能數據轉換器時鐘
• 無線基礎設施（MC-GSM、5G、6G）
• 測試和測量

特性

• 基本 VCO 頻率范圍：10 GHz 至 20 GHz
• 與 [ADF4382]相比，VCO 相位噪聲改善高達 3 dB
• 20 GHz 時的積分 RMS 抖動 = 18 fs（積分帶寬：100 Hz 至 100 MHz）
• 20 GHz 時的積分 RMS 抖動 = 31 fs（ADC SNR 方法）
• VCO 快速校準時間：<2 μs
• VCO 自動校準時間：<100 μs
• 相位本底噪聲：20 GHz 時為 ?156 dBc/Hz
• PLL 規(guī)格
  • ?239dBc/Hz：歸一化帶內相位噪聲基底（整數模式）
  • ?287dBc/Hz：歸一化 1/f 相位本底噪聲
  • 625 MHz 最大相位/頻率檢波器輸入頻率
  • 4.5 GHz 參考輸入頻率
  • 典型雜散 fPFD：?90 dBc
• 參考輸出延遲規(guī)格
  • 傳播延遲溫度系數：0.06 ps/°C
  • 調整步長：<1ps
• 多芯片輸出相位對齊
• 3.3V 和 5V 電源
• 支持 ADIsimPLL? 環(huán)路濾波器設計工具
• 7 mm × 7 mm、48 端子 LGA
• 工作溫度 ?40°C 至 +105°C

框圖

串行接口時序圖

引腳配置描述

典型性能特征

工作原理

鎖相環(huán)（PLL）是一種復雜的反饋系統(tǒng)，從概念上可視為一個頻率乘法器。該系統(tǒng)將輸入頻率（(REF_{IN})）與輸出頻率（(RFOUT)）進行比較，并將兩者之間的相位和頻率差轉換為誤差電壓。此誤差電壓經濾波后，用于控制壓控振蕩器（VCO）的頻率。VCO輸出與輸入參考頻率之間的比率由反饋回路中的分頻器設定。

PLL由幾個關鍵部分組成：參考輸入部分、鑒頻鑒相器（PFD）、電荷泵、環(huán)路濾波器、VCO和反饋分頻器。參考輸入部分為PFD提供穩(wěn)定的參考頻率。PFD比較參考頻率與反饋頻率的相位和頻率，并產生與兩者差值成正比的輸出。電荷泵將PFD的輸出轉換為電流，該電流由環(huán)路濾波器進行積分和濾波。濾波后的電壓控制VCO的頻率，VCO輸出反饋至PFD，形成閉環(huán)系統(tǒng)。

在整數模式下工作時，反饋分頻器將VCO輸出除以整數N，N決定了輸出頻率與參考頻率的比率。在分數模式下，反饋分頻器采用更復雜的技術，實現(xiàn)分數N分頻，從而能夠產生更精細間隔的輸出頻率。

PLL的性能受多種因素影響，包括參考頻率的穩(wěn)定性、PFD的特性、電荷泵電流、環(huán)路濾波器的設計以及VCO的特性。優(yōu)化這些參數對于實現(xiàn)低相位噪聲、快速鎖定時間和良好的雜散性能至關重要。