概述
MAX5864超低功耗、高集成度模擬前端可理想用于便攜式通信設備，如手機、PDA、WLAN以及3G無線終端。MAX5864集成雙路8位接收ADC和雙路10位發(fā)送DAC，能以極低的功耗提供較高的動態(tài)性能。ADC的模擬I-Q輸入放大器為全差分結構，可接受1VP-P滿量程信號。I-Q通道的典型相位匹配為±0.1°，幅度匹配為±0.03dB。在fIN = 5.5MHz和fCLK = 22Msps時，ADC的SINAD為48.5dB，無雜散動態(tài)范圍(SFDR)為69dBc。DAC的模擬I-Q輸出為全差分結構，滿量程輸出為±400mV，共模電壓為1.4V。I-Q通道的典型相位匹配為±0.15°，增益匹配為±0.05dB。在fOUT = 2.2MHz和fCLK = 22MHz時，DAC具有雙路10位分辨率，SFDR為71.7dBc，SNR為57dB。

針對頻分復用(FDD)和時分復用(TDD)模式，ADC與DAC可同時或獨立工作。3線串行接口可控制關斷和收發(fā)器的工作模式。在ADC和DAC同時工作的收發(fā)器模式下，fCLK = 22Msps時功耗典型值為42mW。MAX5864具有內(nèi)部1.024V電壓基準，在整個供電范圍與溫度范圍內(nèi)保持穩(wěn)定。MAX5864使用+2.7V至+3.3V模擬電源工作，可采用+1.8V至+3.3V數(shù)字I/O電源以保證邏輯兼容性?？臻e模式下靜態(tài)電流為5.6mA，關斷模式下為1μA。MAX5864工作于擴展的-40°C至+85°C溫度范圍，提供48引腳薄型QFN封裝。
數(shù)據(jù)表：*附件：MAX5864超低功耗、高動態(tài)性能、22Msps模擬前端技術手冊.pdf

應用

• 3G無線終端
• 固定/移動寬帶無線調制解調器
• 窄帶/寬帶CDMA手機
• PDA

特性

• 集成的雙路8位ADC與雙路10位DAC
• 超低功耗
  • fCLK = 22MHz時42mW (收發(fā)器模式)
  • fCLK = 15.36MHz時34mW (收發(fā)器模式)
  • 低電流空閑與關斷模式
• 優(yōu)異的動態(tài)性能
  • fIN = 5.5MHz時SINAD為48.5dB (ADC)
  • fOUT = 2.2MHz時SFDR為71.7dB (DAC)
• 優(yōu)異的增益/相位匹配
  • fIN = 5.5MHz時±0.1°相位匹配，±0.03dB增益匹配(ADC)
• 內(nèi)部/外部基準選擇
• +1.8V至+3.3V數(shù)字輸出電平(TTL/CMOS兼容)
• 為ADC/DAC提供并行數(shù)字輸入/輸出復用
• 微型48引腳薄型QFN封裝(7mm x 7mm)

框圖

典型操作特性

引腳描述

應用信息

使用平衡 - 不平衡變壓器交流耦合

射頻變壓器（圖7）為將單端信號源轉換為全差分信號提供了絕佳方案，有助于實現(xiàn)ADC的最佳性能。將變壓器的中心抽頭連接到COM引腳，可使輸入獲得VDD/2的直流電平偏移?？梢赃x擇1:1變壓器，也可選用升壓變壓器來降低驅動要求。一般來說，MAX5864在處理全差分輸入信號方面優(yōu)于SPDR和THD信號，尤其是在較高輸入頻率下。在差分模式中，由于兩個輸入端（IA+、IA - 、QA+、QA - ）相互平衡，偶次諧波更低，并且每個ADC輸入所需的信號擺幅僅為單端模式下的一半。圖8展示了一個使用射頻變壓器將MAX5864 DAC的差分模擬輸出轉換為單端輸出的示例。

使用運算放大器耦合

當沒有平衡 - 不平衡變壓器可用時，可使用運算放大器來驅動MAX5864的模數(shù)轉換器（ADC）。圖9和圖10展示了通過運算放大器驅動交流耦合單端以及直流耦合差分應用中ADC的情況。像MAX4354、MAX4454這類放大器具備高速、高帶寬、低噪聲和低失真特性，能夠維持輸入信號的完整性。圖10中的電路也可用于數(shù)模轉換器（DAC）差分模擬輸出的接口，以提供增益或緩沖。DAC差分模擬輸出不能用于單端模式，因為其內(nèi)部生成的共模電平為1.4 VDC 。此外，DAC模擬輸出的設計要求采用差分輸入級，且輸入阻抗需≥70 kΩ。如果需要單端輸出，可使用一個放大器來實現(xiàn)差分轉單端轉換，并選擇具有合適輸入共模電壓范圍的放大器。

頻分雙工（FDD）和時分雙工（TDD）模式

MAX5864可用于多種工作在FDD或TDD模式下的應用。在FDD模式下，MAX5864可用于Xcvr模式的應用，如WCDMA 3GPP（FDD）和4G技術。此外，MAX5864還能在Tx和Rx模式之間切換，適用于TD - SCDMA、WCDMA - 3GPP（TDD）、IEEE 802.11a/b/g和IEEE 802.16等TDD應用。

在FDD模式下，ADC和DAC同時工作。ADC總線和DAC總線相互隔離，且必須分別連接到18位并行總線（8位ADC和10位DAC）的數(shù)字基帶處理器。通過三線串行接口選擇Xcvr模式，并使用轉換時鐘來鎖存數(shù)據(jù)。在FDD模式下，當fCLK = 15.36MHz時，MAX5864的功耗為34mW 。這是ADC和DAC同時工作時的總功耗。

在TDD模式下，ADC和DAC獨立工作。ADC和DAC總線可連接在一起，形成一個10位并行總線，連接到數(shù)字基帶處理器。通過三線串行接口，在Rx模式下使能ADC，在Tx模式下使能DAC。在Rx模式下工作時，DAC不傳輸數(shù)據(jù)，其內(nèi)核被禁用，ADC總線處于三態(tài)，這樣可消除任何不需要的寄生發(fā)射，防止總線競爭。在TDD模式下，當fCLK = 15.36MHz時，MAX5864在Rx模式下的功耗為24.7mW ，Tx模式下DAC的功耗為24mW。