chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用FPGA設(shè)計(jì)來驗(yàn)證和加快你的設(shè)計(jì)過程

電子設(shè)計(jì) ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-14 09:01 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

如果處理器和現(xiàn)場(chǎng)可編程門陣列FPGA全部由同樣的電壓供電運(yùn)行,并且不需要排序和控制等特殊功能的話,會(huì)不會(huì)變的很簡(jiǎn)單呢?不幸的是,大多數(shù)處理器和FPGA需要不同的電源電壓,啟動(dòng)/關(guān)斷序列和不同類型的控制。

幸運(yùn)的是,電源管理IC集成電路 (PMIC) 能夠控制目前的高級(jí)處理器、FPGA和系統(tǒng),并為它們供電,從而大為簡(jiǎn)化了整個(gè)系統(tǒng)設(shè)計(jì)。

現(xiàn)在,你也許想知道哪一款PMIC可以為你的片上系統(tǒng) (SoC) 供電,還有就是要這么做的話,該從哪里入手。為你的SoC和系統(tǒng)選擇合適的電源解決方案是系統(tǒng)設(shè)計(jì)人員最常見的挑戰(zhàn)之一。所以,TI推出了數(shù)款全新工具,在使用我們的PMIC時(shí),這些工具能夠簡(jiǎn)化器件選型、評(píng)估和設(shè)計(jì)。

在這些工具中,有一些是TI Designs參考設(shè)計(jì),它們可以幫助設(shè)計(jì)人員開始、驗(yàn)證和加快設(shè)計(jì)。多個(gè)TI Designs已經(jīng)發(fā)布,給出了可由TI PMIC供電的很多不同SoC—以下是當(dāng)前列表:

  • TIDA-00478使用TPS65218為Xilinx Zynq 7010供電。

  • TIDA-00551使用TPS65911 為Xilinx Zynq 7015供電。

  • TIDA-00604使用TPS65023為Altera Cyclone III供電。

  • TIDA-00605使用TPS65023為Altera Cyclone IV供電。

  • TIDA-00607使用TPS65218為Altera MAX 10供電。

  • TIDA-00621使用TPS65911。

圖1是為ARM處理器供電的TPS65911的方框圖。與所有TI PMIC一樣,TPS65911非常靈活,并且可被用于數(shù)款器件。圖2顯示的是為Xilinx Zynq 7015 FPGA供電的TPS65911。

圖1:TPS65911的方框圖

圖2:為Xilinx Zynq 7015供電的TPS65911的方框圖

隨這些設(shè)計(jì)一同提供的還有電路原理圖、方框圖、印刷電路板 (PCB) 文件和測(cè)試結(jié)果。這些測(cè)試使得設(shè)計(jì)人員能夠評(píng)估他們正在嘗試用于特定SoC的PMIC的性能,并且為他們提供可以在他們自己的設(shè)計(jì)中使用的示例設(shè)計(jì)文件。測(cè)試結(jié)果包括啟動(dòng)排序、負(fù)載瞬態(tài)、效率測(cè)試,以及圖3中顯示的其它內(nèi)容。

圖3:TPS65911的示例啟動(dòng)時(shí)序

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1663

    文章

    22491

    瀏覽量

    638899
  • 電源管理
    +關(guān)注

    關(guān)注

    117

    文章

    8469

    瀏覽量

    148223
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    請(qǐng)教:6G 確定性通信原型驗(yàn)證,FPGA+SDR 方案該怎么搭?

    平臺(tái)選什么型號(hào)更適合做低時(shí)延空口驗(yàn)證? 原型驗(yàn)證階段,最小可行驗(yàn)證系統(tǒng)應(yīng)該包含哪些模塊? 有沒有類似確定性通信 / 硬實(shí)時(shí)通信的原型參考方案? 純技術(shù)探討,不涉及商業(yè)項(xiàng)目,希望做原型驗(yàn)證
    發(fā)表于 04-11 10:24

    2026年2月FPGA行業(yè)觀察:AI 驅(qū)動(dòng) · 驗(yàn)證剛需

    1.AI 驅(qū)動(dòng) FPGA 需求激增:邊緣計(jì)算與原型驗(yàn)證 2026年2月,全球半導(dǎo)體市場(chǎng)在 AI 算力需求下持續(xù)升溫,先進(jìn)邏輯芯片與高端存儲(chǔ)芯片成為雙增長引擎。 在市場(chǎng)整體上行的背景下,FPGA 市場(chǎng)
    的頭像 發(fā)表于 03-06 10:32 ?290次閱讀
    2026年2月<b class='flag-5'>FPGA</b>行業(yè)觀察:AI 驅(qū)動(dòng) · <b class='flag-5'>驗(yàn)證</b>剛需

    RDMA設(shè)計(jì)35:基于 SV 的驗(yàn)證平臺(tái)

    設(shè)計(jì)。 FPGA IP(知識(shí)產(chǎn)權(quán)核)使用SystemVerilog(SV)進(jìn)行驗(yàn)證,主要基于其在驗(yàn)證效率、代碼復(fù)用性和工程協(xié)作方面的顯著優(yōu)勢(shì)。本IP采用它進(jìn)行驗(yàn)證以確保其可靠性。 這里
    發(fā)表于 02-01 13:14

    智多晶EDA工具HqFpga軟件的主要重大進(jìn)展

    圖、時(shí)序分析等。HQ支持Windows、Linux操作系統(tǒng)利用HQ設(shè)計(jì)套件,設(shè)計(jì)人員能夠?qū)崿F(xiàn)高效率的FPGA工程開發(fā)與調(diào)試驗(yàn)證。
    的頭像 發(fā)表于 11-08 10:15 ?3970次閱讀
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>軟件的主要重大進(jìn)展

    如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA上實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。在FPGA中實(shí)現(xiàn)SRAM讀寫測(cè)試,包括設(shè)計(jì)SRAM接口模塊
    的頭像 發(fā)表于 10-22 17:21 ?4539次閱讀
    如何<b class='flag-5'>利用</b>Verilog HDL在<b class='flag-5'>FPGA</b>上實(shí)現(xiàn)SRAM的讀寫測(cè)試

    FPGA原型驗(yàn)證實(shí)戰(zhàn):如何應(yīng)對(duì)外設(shè)連接問題

    在芯片設(shè)計(jì)驗(yàn)證中,我們常常面臨一些外設(shè)連接問題:速度不匹配,或者硬件不支持。例如運(yùn)行在硬件仿真器或FPGA原型平臺(tái)上的設(shè)計(jì),其時(shí)鐘頻率通常只有幾十MHz,甚至低至1MHz以下;而真實(shí)世界中的外設(shè)
    的頭像 發(fā)表于 10-22 10:28 ?600次閱讀
    <b class='flag-5'>FPGA</b>原型<b class='flag-5'>驗(yàn)證</b>實(shí)戰(zhàn):如何應(yīng)對(duì)外設(shè)連接問題

    基于優(yōu)化算法的黑盒系統(tǒng)驗(yàn)證策略

    自動(dòng)駕駛的安全驗(yàn)證是保證系統(tǒng)在給定環(huán)境中正確及安全操作的過程。系統(tǒng)的期望行為通過某些規(guī)范標(biāo)準(zhǔn)定義,而系統(tǒng)失敗指其行為違反了這些規(guī)定。
    的頭像 發(fā)表于 10-16 10:32 ?645次閱讀
    基于優(yōu)化算法的黑盒系統(tǒng)<b class='flag-5'>驗(yàn)證</b>策略

    基于FPGA利用sm4進(jìn)行實(shí)時(shí)圖像加密

    求一份在fpga利用sm4進(jìn)行實(shí)時(shí)圖像加密的文件
    發(fā)表于 09-15 19:05

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5294次閱讀

    是德科技助力蔚驗(yàn)證新一代汽車無線系統(tǒng)

    是德科技與蔚的合作伙伴關(guān)系為蔚汽車解決方案提供了更好的連接性、可靠性和性能 是德科技(NYSE: KEYS )日前宣布,是德科技利用網(wǎng)絡(luò)仿真解決方案,幫助蔚成功
    的頭像 發(fā)表于 06-16 13:50 ?985次閱讀

    推動(dòng)硬件輔助驗(yàn)證平臺(tái)增長的關(guān)鍵因素

    硬件加速和基于FPGA的原型設(shè)計(jì)誕生于1980年代中期,開發(fā)者將當(dāng)時(shí)初露頭角的現(xiàn)場(chǎng)可編程門陣列(FPGA)率先應(yīng)用于硅前設(shè)計(jì)的原型驗(yàn)證,由此催生了一種全新的驗(yàn)證工具,打破了軟件仿真的主
    的頭像 發(fā)表于 06-11 14:42 ?1071次閱讀
    推動(dòng)硬件輔助<b class='flag-5'>驗(yàn)證</b>平臺(tái)增長的關(guān)鍵因素

    擁抱開源!一起FPGA開發(fā)板啦!

    ,發(fā)起“擁抱開源——一起FPGA開發(fā)板” 項(xiàng)目!無論FPGA領(lǐng)域的資深開發(fā)者,渴望探索國產(chǎn)芯片的無限可能;還是初入茅廬的技術(shù)小白,想要在實(shí)踐中學(xué)習(xí)成長;亦或是對(duì)硬件開發(fā)充滿熱情
    發(fā)表于 06-06 14:05

    西門子利用AI縮小行業(yè)的IC驗(yàn)證生產(chǎn)率差距

    Questa One將集成電路(IC)驗(yàn)證從被動(dòng)反應(yīng)流程重新定義為智能的自優(yōu)化系統(tǒng)。 西門子數(shù)字化工業(yè)軟件推出了Questa? One智能驗(yàn)證軟件組合,將連接性、數(shù)據(jù)驅(qū)動(dòng)方法和可擴(kuò)展性與人
    的頭像 發(fā)表于 05-27 14:34 ?658次閱讀

    適用于Versal的AMD Vivado 加快FPGA開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    設(shè)計(jì)、編譯、交付,輕松搞定。更快更高效。 Vivado 設(shè)計(jì)套件提供經(jīng)過優(yōu)化的設(shè)計(jì)流程,讓傳統(tǒng) FPGA 開發(fā)人員能夠加快完成 Versal 自適應(yīng) SoC 設(shè)計(jì)。 面向硬件開發(fā)人員的精簡(jiǎn)設(shè)計(jì)流程
    的頭像 發(fā)表于 05-07 15:15 ?1455次閱讀
    適用于Versal的AMD Vivado  <b class='flag-5'>加快</b><b class='flag-5'>FPGA</b>開發(fā)完成Versal自適應(yīng)SoC設(shè)計(jì)

    FPGA EDA軟件的位流驗(yàn)證

    位流驗(yàn)證,對(duì)于芯片研發(fā)是一個(gè)非常重要的測(cè)試手段,對(duì)于純軟件開發(fā)人員,最難理解的就是位流驗(yàn)證。在FPGA芯片研發(fā)中,位流驗(yàn)證是在做什么,在哪些階段需要做位流
    的頭像 發(fā)表于 04-25 09:42 ?2618次閱讀
    <b class='flag-5'>FPGA</b> EDA軟件的位流<b class='flag-5'>驗(yàn)證</b>