引言

在芯片設(shè)計(jì)的流片之路充滿挑戰(zhàn)，物理驗(yàn)證EDA工具無疑是這“最后一公里”關(guān)鍵且不可或缺的利器。它通過設(shè)計(jì)規(guī)則檢查、版圖與原理圖一致性驗(yàn)證等關(guān)鍵流程，為IC設(shè)計(jì)契合制造需求提供堅(jiān)實(shí)保障。作為簽核（Signoff）環(huán)節(jié)的關(guān)鍵防線，物理驗(yàn)證EDA工具有力保障了流片的可靠性與成功率，堪稱芯片成功流片的守護(hù)者。

在大規(guī)模數(shù)字/數(shù)模混合IC領(lǐng)域，隨著芯片設(shè)計(jì)規(guī)模突破百億晶體管級(jí)別，設(shè)計(jì)規(guī)則檢查（DRC）的復(fù)雜度呈指數(shù)級(jí)增長，層次化并行驗(yàn)證加速成為提升DRC/LVS效率的關(guān)鍵。先進(jìn)工藝的新型設(shè)計(jì)規(guī)則，如FinFET專屬規(guī)則驗(yàn)證等，也要求物理驗(yàn)證工具不斷創(chuàng)新。

在電源管理芯片（PMIC）領(lǐng)域，高壓器件的可靠性檢測(cè)至關(guān)重要。在存儲(chǔ)芯片領(lǐng)域，海量陣列層次的處理與物理驗(yàn)證性能，直接影響芯片良率與成本。在射頻（RF）芯片設(shè)計(jì)中，由于存在異形結(jié)構(gòu)，如螺旋電感、傳輸線、復(fù)雜天線形狀等，其物理驗(yàn)證往往難以通過普通EDA工具完成。

此外，隨著Chiplet（芯粒）技術(shù)的興起，先進(jìn)封裝（如2.5D/3D IC、異構(gòu)集成）成為突破摩爾定律瓶頸的關(guān)鍵路徑。為推動(dòng)Chiplet大規(guī)模落地，實(shí)現(xiàn)跨工藝節(jié)點(diǎn)集成、多芯片電路與版圖的一致性檢查，高效物理規(guī)則驗(yàn)證成為關(guān)鍵技術(shù)挑戰(zhàn)之一。

面對(duì)挑戰(zhàn)，華大九天憑借30余年的深厚積累與深耕細(xì)作，成功打造了完整物理驗(yàn)證解決方案Empyrean Argus，全面覆蓋模擬、射頻、存儲(chǔ)、數(shù)字、面板等各類芯片設(shè)計(jì)與制造環(huán)節(jié)，并廣泛適用于先進(jìn)封裝領(lǐng)域，提供Signoff級(jí)別的驗(yàn)證服務(wù)，為芯片產(chǎn)業(yè)的高質(zhì)量發(fā)展提供了強(qiáng)大的技術(shù)支撐與保障。

Argus：以Signoff精度打造的全場景解決方案

物理驗(yàn)證平臺(tái)Argus集成了多項(xiàng)核心物理驗(yàn)證功能，全面覆蓋復(fù)雜設(shè)計(jì)場景。

1設(shè)計(jì)規(guī)則檢查 (DRC)

出色的通用DRC規(guī)則檢查，涵蓋距離、圖形關(guān)系、密度、天線、電壓等方面；可對(duì)版圖進(jìn)行邏輯運(yùn)算等處理，并能針對(duì)圖形、邊及角度等各類數(shù)據(jù)開展高精度檢查，并可對(duì)特定區(qū)域進(jìn)行局部交互式檢查。其DRC Flat模式創(chuàng)新性地引入多線程支持功能，顯著提升了規(guī)則檢查效率。

2版圖與原理圖一致性檢查 (LVS)

支持層次化版圖網(wǎng)表高效提取，可自定義HCELL。提供特殊路徑檢查、短路/開路路徑分析的ERC應(yīng)用，具備靈活的器件提取語言，可精準(zhǔn)提取后仿所需多種參數(shù)，適用于電源驅(qū)動(dòng)芯片中的高壓器件、圖像傳感CIS特殊結(jié)構(gòu)及3DIC器件提取。針對(duì)超大規(guī)模SoC電路，Argus的LVS工具驗(yàn)證速度更快，性能優(yōu)勢(shì)顯著。

3版圖與版圖對(duì)比 (LVL)

支持多機(jī)并行，可對(duì)不同類型電路版圖實(shí)施自適應(yīng)預(yù)處理，提升性能；具備雙窗口反標(biāo)結(jié)果顯示等功能，滿足用戶多樣化需求。

4可編程電氣規(guī)則檢查 (PERC)

能夠?qū)etlist流程進(jìn)行Topological檢查，提供豐富的Python編程指令，支持基于Pattern模式檢索，降低規(guī)則與引擎的無效交互，同時(shí)支持?jǐn)?shù)據(jù)與命令雙并行處理。

5冗余圖形填充 (Dummy Fill)

支持先進(jìn)工藝，涵蓋鰭片高度、寬度限制、密度梯度規(guī)則及多圖案化掩膜拆分；支持多種形狀Dummy填充，以及多圖形、多層次、堆疊、伸縮填充；具備密度優(yōu)化與顏色拆分功能，滿足光刻要求，可壓縮層次存儲(chǔ)數(shù)據(jù)以優(yōu)化處理效率。

6圖形查找與匹配 (Pattern Match)

提供精準(zhǔn)匹配和模糊匹配多種模式，支持層次化并行查找和匹配，方便用戶快速定位版圖中的重復(fù)結(jié)構(gòu)或潛在設(shè)計(jì)缺陷。

7先進(jìn)工藝掩膜拆分 (Multi Pattern)

支持先進(jìn)工藝 Double-Pattern/Multi-Pattern掩膜拆分，提供多種拆分沖突的輸出形式，可將版圖圖形拆分到多張掩膜版，借助多重曝光技術(shù)，滿足高圖形密度工藝設(shè)計(jì)及先進(jìn)工藝晶圓制造要求。

8物理規(guī)則開發(fā)平臺(tái) (DRStudio)

提供界面化Design Rule開發(fā)平臺(tái)，展示邏輯圖的圖層派生關(guān)系，助力開發(fā)者理清思路；通過交互式反標(biāo)功能，提高DRC/LVS Rule-Deck Debug效率，憑借可視化工具快速驗(yàn)證規(guī)則邏輯并精準(zhǔn)定位錯(cuò)誤。

93DIC堆疊的跨工藝節(jié)點(diǎn)物理檢查

針對(duì)復(fù)雜3DIC芯片堆疊場景，Argus可實(shí)現(xiàn)跨工藝多Die組裝，自動(dòng)解決版圖沖突，并對(duì)3D系統(tǒng)界面進(jìn)行一致性和連接性檢查；支持用戶自定義規(guī)則檢查，支持Die在組裝過程中進(jìn)行放縮、旋轉(zhuǎn)、翻轉(zhuǎn)操作，更能開展千萬級(jí)HB堆疊的高性能系統(tǒng)檢查。

針對(duì)先進(jìn)封裝版圖設(shè)計(jì)中因不規(guī)則圖形導(dǎo)致的驗(yàn)證偽錯(cuò)及版圖變形等難題，采用異形版圖處理、容差處理、異構(gòu)多芯片整合以及系統(tǒng)連接關(guān)系檢查等核心技術(shù)，突破先進(jìn)封裝轉(zhuǎn)接板中電源地信號(hào)開路的辨別難題，并深度耦合先進(jìn)封裝自動(dòng)布線工具，實(shí)現(xiàn)版圖設(shè)計(jì)期間根據(jù)局部區(qū)域和檢查項(xiàng)目篩選進(jìn)行快速設(shè)計(jì)規(guī)則檢查，驗(yàn)證前移，大幅提升校錯(cuò)精度和效率。

技術(shù)突破：引領(lǐng)行業(yè)變革

Argus 在研發(fā)創(chuàng)新、技術(shù)應(yīng)用和生態(tài)布局方面展現(xiàn)出高精度、高性能、高效率和易用性，形成全鏈條優(yōu)勢(shì)。它提供Signoff級(jí)別的物理驗(yàn)證高精度，無論異形結(jié)構(gòu)還是復(fù)雜器件都能精準(zhǔn)處理。其Flatten模式支持多線程并行處理，多機(jī)并行分布處理技術(shù)達(dá)到業(yè)界領(lǐng)先水平，CPU調(diào)用可超過1000核。

Argus的顯著性能優(yōu)勢(shì)獲得了客戶的廣泛好評(píng)。下圖展示了不同GDS Size芯片在16核CPU測(cè)試條件下的DRC驗(yàn)證性能比較。不同芯片規(guī)模下，Baseline（灰色）耗時(shí)都遠(yuǎn)高于Argus（藍(lán)色），Argus的加速比可達(dá)5-10倍。

在超大規(guī)模SoC的LVS驗(yàn)證場景中，Argus的速度優(yōu)勢(shì)尤為突出。驗(yàn)證2G規(guī)模版圖僅需0.4小時(shí)，對(duì)比Baseline的6.7小時(shí)，節(jié)省了半天時(shí)間；面對(duì)超大規(guī)模60G設(shè)計(jì)，Argus更是可以節(jié)省83.6小時(shí)，這相當(dāng)于為整個(gè)研發(fā)團(tuán)隊(duì)爭取了寶貴的3.5天，為芯片設(shè)計(jì)迭代帶來了極為顯著的加速效果。

在液晶面板領(lǐng)域，Argus不僅滿足主流物理驗(yàn)證需求，還提供圓弧處理、偽錯(cuò)去重等特色解決方案，憑借這些優(yōu)勢(shì)，已占領(lǐng)中國超95%的市場份額，成為面板領(lǐng)域事實(shí)上的Signoff標(biāo)準(zhǔn)。在大規(guī)模數(shù)字及數(shù)?；旌螴C領(lǐng)域，由于版圖數(shù)據(jù)量大、設(shè)計(jì)規(guī)則復(fù)雜，傳統(tǒng)物理驗(yàn)證工具性能不足，成為設(shè)計(jì)迭代的瓶頸。Argus通過層次化與并行算法創(chuàng)新，實(shí)現(xiàn)了2-5倍以上性能提升，在市場競爭中取得了顯著的技術(shù)優(yōu)勢(shì)。在泛模擬設(shè)計(jì)領(lǐng)域，Argus在電源管理芯片的高壓可靠性檢查覆蓋率、存儲(chǔ)芯片陣列層次處理與驗(yàn)證性能以及射頻定制規(guī)則等方面持續(xù)創(chuàng)新，助力數(shù)百億顆芯片成功量產(chǎn)。在先進(jìn)封裝領(lǐng)域，隨著3D堆疊與Chiplet技術(shù)的興起，華大九天與先進(jìn)封裝廠緊密合作，開發(fā)出多芯片版圖集成驗(yàn)證解決方案，引領(lǐng)市場發(fā)展。在晶圓制造領(lǐng)域，Argus已經(jīng)通過三星、XFab等知名海外廠商的認(rèn)證，國內(nèi)幾乎所有晶圓制造廠都在與華大九天展開合作，加速設(shè)計(jì)工具和規(guī)則的遷移與應(yīng)用。

結(jié)語

作為一款全面支持先進(jìn)工藝、并獲得ISO26262國際車規(guī)安全標(biāo)準(zhǔn)認(rèn)證的新一代物理驗(yàn)證平臺(tái)，Argus已在超過100家客戶的實(shí)際項(xiàng)目中得到廣泛應(yīng)用和驗(yàn)證。從消費(fèi)類電子到工業(yè)級(jí)芯片，再到汽車電子，高性能計(jì)算等領(lǐng)域，華大九天的物理驗(yàn)證產(chǎn)品線在功能對(duì)標(biāo)齊全的前提下，已經(jīng)從技術(shù)及應(yīng)用層面展現(xiàn)出超越之勢(shì)。憑借更多晶圓制造廠及IC設(shè)計(jì)公司的支持，結(jié)合中國研發(fā)速度的優(yōu)勢(shì)，華大九天定將打破壟斷，通過技術(shù)優(yōu)勢(shì)助力中國芯片產(chǎn)業(yè)的快速發(fā)展。

北京華大九天科技股份有限公司（簡稱“華大九天”）成立于2009年，一直聚焦于EDA工具的開發(fā)、銷售及相關(guān)服務(wù)業(yè)務(wù)，致力于成為全流程、全領(lǐng)域、全球領(lǐng)先的EDA提供商。

華大九天主要產(chǎn)品包括全定制設(shè)計(jì)平臺(tái)EDA工具系統(tǒng)、數(shù)字電路設(shè)計(jì)EDA工具、晶圓制造EDA工具、先進(jìn)封裝設(shè)計(jì)EDA工具和3DIC設(shè)計(jì)EDA工具等軟件及相關(guān)技術(shù)服務(wù)。其中，全定制設(shè)計(jì)平臺(tái)EDA工具系統(tǒng)包括模擬電路設(shè)計(jì)全流程EDA工具系統(tǒng)、存儲(chǔ)電路設(shè)計(jì)全流程EDA工具系統(tǒng)、射頻電路設(shè)計(jì)全流程EDA工具系統(tǒng)和平板顯示電路設(shè)計(jì)全流程EDA工具系統(tǒng)；技術(shù)服務(wù)主要包括基礎(chǔ)IP、晶圓制造工程服務(wù)及其他相關(guān)服務(wù)。產(chǎn)品和服務(wù)主要應(yīng)用于集成電路設(shè)計(jì)、制造及封裝領(lǐng)域。

華大九天總部位于北京，在南京、成都、深圳、上海、香港、廣州、北京亦莊、西安和天津等地設(shè)有全資子公司，在武漢、廈門、蘇州等地設(shè)有分支機(jī)構(gòu)。