chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

易靈思 FPGA TJ375的PLL的動態(tài)配置

XL FPGA技術(shù)交流 ? 2025-07-14 18:14 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

TJ375已經(jīng)支持PLL的動態(tài)配置。打開PLL在Advance Settings中的Dynamic Reconfiguration中勾選Enable就可以了。最大可以支持85組配置參數(shù)。動態(tài)配置框圖如下:

wKgZO2hwbJ-AR4QdAAEZyS4KCKk183.png

(1)在interface中打開動態(tài)配置功能

使用PLL動態(tài)配置功能需要打開PLL的reset和lock信號,

wKgZO2hwbJ-AZIZCAACeOfx_K7A209.png

需要兩個時鐘,pll_cfg_clk_i 和 pll_cfg_clk, pll_cfg_clk_i是一個輸入時鐘,pll_cfg_clk是動態(tài)配置的輸出時鐘,

通過另一個PLL產(chǎn)生一個pll_CFG_CLK_i

wKgZO2hwbJ-ANEUwAAB26iaksv0930.png

在生成動態(tài)配置IP之前要先配置PLL的hex

step1:把PLL配置成50M

wKgZO2hwbJ-AY8woAAFJP4hLTiQ140.png

(2)添加配置參數(shù)。點(diǎn)擊 Reconfiguration Wizard就可以看到該組參數(shù)的配置,點(diǎn)擊verify確認(rèn)參數(shù)是否正常;再點(diǎn)擊Export生成相應(yīng)的參數(shù)到hex文件;

wKgZO2hwbJ-AcBTQAAEHAAR7dw0174.png

wKgZO2hwbJ-ADeL7AAAo5_AQj-A965.png

把PLL的輸出修改成100M輸出。

wKgZO2hwbJ-AAA_jAAFD4ETuESM063.png

再次點(diǎn)擊 Reconfiguration Wizard就可以看到該組參數(shù)的配置,點(diǎn)擊verify確認(rèn)參數(shù)是否正常;再點(diǎn)擊Export生成相應(yīng)的參數(shù)到hex文件;

wKgZO2hwbJ-AMgGbAAEzHHa_s0Y958.png

wKgZO2hwbKCAPUv4AAAuYwPqxjY369.png

從生成的hex文件可以看到數(shù)據(jù)有所增加,說明有兩個組配置參數(shù)。

(3)添加IP.在interface里面設(shè)置完成之后就可以添加IP了

wKgZO2hwbKCATTzyAABEB0gZjGU390.png

wKgZO2hwbKCAMDI4AACz_f4Oa-k621.png

RAM Hex file path就是之前生成的hex文件的路徑;

PLL instance name就是我們在interface中例化的PLL的名字;

Initial Reference clock Setting :PLL的參考時鐘的源,要對于interface中例化的PLL的參考源。再來看下PLL的配置就更清楚了。

wKgZO2hwbKCADm9pAABSb9J5WcQ452.png

IP 端口說明

port I/O clock Domain
user_pll_en O 連接PLL的復(fù)位信號
pll_cfg_clk O 動態(tài)配置時鐘,要與interface內(nèi)部輸入的時鐘名一致,25 - 150MHz,應(yīng)該是pll_cfg_clk_i的二分頻生成時鐘
pll_cfg_clk_i I 50 - 300MHz
pll_cfg_rst_n_i 復(fù)位PLL動態(tài)配置。只有pll_recfg_in_progress為低時才允許斷言。
pll_select_pcr I pll_cfg_clk_i 把PLL切回PCR設(shè)置。
pll_cfg_start I pll_cfg_clk_i 拉高該信號啟動PLL動態(tài)配置。實測一個時鐘周期即可。

PCR: Peripheral Configuration Register PLL在interface中設(shè)置的初始值 ??梢酝ㄟ^把pll_select_pcr拉高來恢復(fù)到初始值

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1663

    文章

    22491

    瀏覽量

    638850
  • 易靈思
    +關(guān)注

    關(guān)注

    6

    文章

    65

    瀏覽量

    5574
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    FPGA電源解決方案全解析

    個復(fù)雜且關(guān)鍵的環(huán)節(jié)。本文將深入探討賽(Xilinx)FPGA的電源解決方案,為電子工程師們提供全面的參考。 文件下載: MAX17017DEVKIT+.pdf FPGA概述
    的頭像 發(fā)表于 04-02 15:45 ?167次閱讀

    PLL控制器和分辨率模式切換詳解

    pll_controller.v 是一個PLL動態(tài)配置控制器,用于根據(jù)不同的視頻模式(mode)動態(tài)
    的頭像 發(fā)表于 03-13 10:00 ?205次閱讀
    <b class='flag-5'>PLL</b>控制器和分辨率模式切換詳解

    基于eMMC IP的Linux系統(tǒng)加載方案

    eMMC全稱為 embedded Multi Media Card,主要用于非失性存儲,它彌補(bǔ)了 FPGA 芯片自身存儲能力的不足,為 FPGA 提供一個高集成度、大容量、低成本、且易于使用的“硬盤”或“固態(tài)硬盤”解決方案。
    的頭像 發(fā)表于 12-23 14:19 ?7459次閱讀
    基于<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>eMMC IP的Linux系統(tǒng)加載方案

    助力2025年全國大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計競賽圓滿落幕

    2025年11月30日,第八屆全國大學(xué)生嵌入式芯片與系統(tǒng)設(shè)計競賽——FPGA創(chuàng)新設(shè)計賽道全國總決賽在南京圓滿落下帷幕。在這場代表國內(nèi)FPGA領(lǐng)域最高水平的大學(xué)生賽事中,
    的頭像 發(fā)表于 12-23 14:15 ?2446次閱讀

    FPGA DSP原語使用方法

    在現(xiàn)代數(shù)字信號處理(DSP)應(yīng)用中,FPGA(現(xiàn)場可編程門陣列)憑借其高度并行性、可定制性和靈活性,已成為加速信號處理任務(wù)的核心硬件平臺之一。
    的頭像 發(fā)表于 12-10 10:32 ?5755次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> DSP原語使用方法

    FPGA RISC-V自定義指令的使用方法

    功耗設(shè)備到高性能計算。提供完整的RISC-V 解決方案,致力于讓開發(fā)者和硬件設(shè)計人員可以根據(jù)需要自定義和擴(kuò)展指令集,且無需擔(dān)心專有技術(shù)的限制。
    的頭像 發(fā)表于 11-24 11:36 ?5529次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b> RISC-V自定義指令的使用方法

    Sapphire SoC中RISC-V平臺級中斷控制器深度解析

    隨著 RISC -V處理器在 FPGA 領(lǐng)域的廣泛應(yīng)用, FPGA 的 Sapphire RISC-V 內(nèi)核憑借軟硬核的靈活支持,為
    的頭像 發(fā)表于 11-08 09:35 ?8004次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Sapphire SoC中RISC-V平臺級中斷控制器深度解析

    助力上海集成電路緊缺人才培訓(xùn)項目順利結(jié)課

    的核心企業(yè),深度參與本次培訓(xùn),從技術(shù)理論到實戰(zhàn)操作全程賦能,與學(xué)員們共同探索FPGA的創(chuàng)新應(yīng)用與未來潛力。
    的頭像 發(fā)表于 10-13 14:59 ?1132次閱讀

    2025 FPGA技術(shù)研討會成都站圓滿收官

    金秋九月,芯聚蓉城。9月16日下午,(Elitestek)在成都希頓酒店成功舉辦了以“蓉芯聚力·啟未來”為主題的技術(shù)研討會。本次盛會吸引了成都及周邊地區(qū)眾多行業(yè)工程師、技術(shù)愛好
    的頭像 發(fā)表于 09-18 11:42 ?3442次閱讀

    特威第二屆機(jī)器視覺方案大會圓滿收官

    近日,由特威聯(lián)合舉辦的第二屆機(jī)器視覺方案大會在深圳福田會展中心成功舉行。本次大會以技術(shù)驅(qū)動與應(yīng)用落地為核心,匯聚了行業(yè)專家、合作伙伴與資深工程師,共同探討了機(jī)器視覺領(lǐng)域的前沿
    的頭像 發(fā)表于 09-02 12:51 ?1031次閱讀

    芯科羽處理器獲得國家級權(quán)威認(rèn)可

    近日,中央電視臺《新聞聯(lián)播》節(jié)目專題報道深圳科技創(chuàng)新成果,重點(diǎn)聚焦前海企業(yè)睿芯科。節(jié)目中,睿芯科研發(fā)的“羽處理器”作為前??苿?chuàng)代表性成果亮相熒屏,充分彰顯了企業(yè)在高性能RISC-V芯片領(lǐng)域的自主創(chuàng)新實力。
    的頭像 發(fā)表于 08-19 11:25 ?1276次閱讀

    特威第二屆機(jī)器視覺大會即將舉辦

    去年盛夏,首屆特威機(jī)器視覺技術(shù)大會點(diǎn)燃了行業(yè)創(chuàng)新的火花。
    的頭像 發(fā)表于 08-13 09:53 ?1515次閱讀

    與南京大學(xué)集成電路學(xué)院暑期課程圓滿結(jié)課

    近日,由國產(chǎn)FPGA領(lǐng)軍企業(yè)與南京大學(xué)集成電路學(xué)院聯(lián)合舉辦的“深度學(xué)習(xí)與硬件加速”暑期課程圓滿結(jié)課。本次課程為期5天(7月7日至7月11日),面向大三本科生,旨在通過理論與實踐結(jié)
    的頭像 發(fā)表于 07-17 11:33 ?2936次閱讀

    PLL技術(shù)在FPGA中的動態(tài)調(diào)頻與展頻功能應(yīng)用

    隨著現(xiàn)代電子系統(tǒng)的不斷發(fā)展,時鐘管理成為影響系統(tǒng)性能、穩(wěn)定性和電磁兼容性(EMI)的關(guān)鍵因素之一。在FPGA設(shè)計中,PLL因其高精度、靈活性和可編程性而得到廣泛應(yīng)用,本文將深入探討PLL技術(shù)在
    的頭像 發(fā)表于 06-20 11:51 ?2851次閱讀
    <b class='flag-5'>PLL</b>技術(shù)在<b class='flag-5'>FPGA</b>中的<b class='flag-5'>動態(tài)</b>調(diào)頻與展頻功能應(yīng)用

    PLL用法

    FPGA在生成PLL的方式與別的廠家稍有區(qū)別,這與其的core和interface架構(gòu)是相對應(yīng)的。對于
    的頭像 發(fā)表于 06-07 16:18 ?1551次閱讀
    <b class='flag-5'>PLL</b>用法