文章來(lái)源：學(xué)習(xí)那些事

原文作者：前路漫漫

本文主要講述什么是系統(tǒng)級(jí)封裝技術(shù)。

互連技術(shù)

從封裝內(nèi)部的互連方式來(lái)看，主要包含引線鍵合、倒裝、硅通孔(TSV)、引線框架外引腳堆疊互連、封裝基板與上層封裝的凸點(diǎn)互連，以及扇出型封裝和埋入式封裝中的重布線等。在同一個(gè)系統(tǒng)級(jí)封裝(SiP)結(jié)構(gòu)里，可以同時(shí)存在多種內(nèi)部互連方式。例如，引線鍵合與倒裝芯片相結(jié)合，能夠?qū)崿F(xiàn)堆疊型封裝，其中包括基于中介層的內(nèi)部互連和芯片間直接互連這兩種堆疊型封裝形式。

SIP 結(jié)構(gòu)

系統(tǒng)級(jí)封裝(SIP)的結(jié)構(gòu)由其應(yīng)用需求、成本等多種因素共同決定，而結(jié)構(gòu)又會(huì)對(duì)封裝的效率和密度產(chǎn)生影響。

1.引線框架形式

小外形封裝(SOP)、四方扁平封裝(QFP)、方形扁平無(wú)引腳封裝(QFN)、柵格陣列封裝(LGA)等封裝類型都屬于引線框架結(jié)構(gòu)的封裝形式，芯片與引線框架之間采用引線鍵合的方式實(shí)現(xiàn)互連，其結(jié)構(gòu)又可分為水平結(jié)構(gòu)、雙面結(jié)構(gòu)、芯片堆疊、封裝堆疊以及上述多種形式的組合結(jié)構(gòu)等。

2.基板形式封裝

基板形式的封裝通常采用陣列引腳方式，涵蓋球柵陣列封裝(BGA)、柵格陣列封裝(LGA)以及具有微小焊球陣列的芯片級(jí)封裝(CSP)。基板的類型包括陶瓷基板、有機(jī)基板和撓性基板等。這類封裝內(nèi)部芯片之間以及芯片與基板之間的互連方式主要有引線鍵合、倒裝、硅通孔(TSV)等，同時(shí)配合重布線技術(shù)。其結(jié)構(gòu)又能夠分為 2D、2.5D 和 3D 封裝形式，以及在這些基本結(jié)構(gòu)基礎(chǔ)上形成的進(jìn)一步混合結(jié)構(gòu)。

2D 封裝結(jié)構(gòu)根據(jù)芯片之間信號(hào)的互連方式，又可分為引線鍵合互連、倒裝互連，以及采用球焊工藝與倒裝工藝相結(jié)合的引線鍵合和倒裝混合互連。

2.5D 封裝的詳細(xì)結(jié)構(gòu)可參考之前文章中關(guān)于 2.5D 封裝的內(nèi)容。

3D 封裝結(jié)構(gòu)包含基于基板的芯片堆疊、封裝堆疊、雙面封裝等。芯片堆疊又能分為引線鍵合互連、引線鍵合與倒裝混合互連、基于硅通孔(TSV)的芯片堆疊等結(jié)構(gòu)，具體內(nèi)容也可參考之前文章中關(guān)于芯片堆疊的相關(guān)介紹。封裝堆疊主要包括基于載帶互連的封裝堆疊和基于焊球互連的封裝堆疊，具體內(nèi)容也可參考關(guān)于封裝堆疊的相關(guān)文章介紹。

3.晶圓級(jí)芯片尺寸封裝(WLCSP)、扇出型晶圓級(jí)封裝(FOWLP)和埋入式封裝結(jié)構(gòu)

在這類封裝中，重布線和凸點(diǎn)發(fā)揮著主要的互連作用。其結(jié)構(gòu)同樣可以分為 2D、2.5D 和 3D 封裝形式，以及在這些基本結(jié)構(gòu)基礎(chǔ)上形成的進(jìn)一步混合結(jié)構(gòu)。

無(wú)源元器件與集成技術(shù)

根據(jù)系統(tǒng)級(jí)封裝(SIP)的定義，為了更好地實(shí)現(xiàn)系統(tǒng)功能，SIP 中可以包含無(wú)源元器件，在某些情況下還需要大量的無(wú)源元器件。

無(wú)源元器件通常涵蓋電阻、電容、電感、濾波器、諧振器等。它們可分為分立的表面貼裝技術(shù)(SMT)類型無(wú)源元器件，以及集成無(wú)源器件(Integrated Passive Device，IPD)。

1.分立的無(wú)源元器件

SIP 所使用的分立無(wú)源元器件屬于 SMT 類型，其最初源于印刷電路板(PCB)組裝中使用的 SMT 無(wú)源元器件，目前在大部分應(yīng)用場(chǎng)景中，兩者仍處于共享狀態(tài)。SIP 對(duì) SMT 無(wú)源元器件的要求比普通 SMT 更高，這也推動(dòng)了 SMT 元器件向持續(xù)微型化的方向發(fā)展。系統(tǒng)級(jí)封裝中常用的貼片電阻、電容和電感有著相應(yīng)的標(biāo)準(zhǔn)尺寸參數(shù)。

SIP 集成 SMT 類型分立無(wú)源元器件的方法主要是表面貼裝工藝，該工藝源于 PCB 組裝所采用的表面貼裝工藝，兩者的工藝內(nèi)容基本一致。不過(guò)，SIP 對(duì)貼裝精度、工藝溫度以及殘留控制的要求更為嚴(yán)格。

2.集成無(wú)源器件

分立無(wú)源元器件存在占用面積大、貼裝成本高的缺點(diǎn)。

集成無(wú)源器件技術(shù)是通過(guò)薄膜層壓、晶圓制造平臺(tái)及工藝、介質(zhì)膜埋入等方式，將電阻、電容、電感等無(wú)源器件集成在基板、晶圓表面或基板內(nèi)部，同時(shí)也能將濾波器、耦合器、天線等射頻無(wú)源器件集成在基板或封裝表面內(nèi)。這種技術(shù)是實(shí)現(xiàn) SMT 小型化、高性能和低價(jià)格的有效途徑之一。

主要的集成方式包括集成于低溫共燒陶瓷(LTCC)、多芯片模塊(MCM-D)、晶圓級(jí)封裝(WLP)、扇出型晶圓級(jí)封裝(FOWLP)、埋入式、硅通孔(TSV)等結(jié)構(gòu)中。

基于 LTCC 的無(wú)線射頻系統(tǒng)級(jí)封裝應(yīng)用組件庫(kù)已被開(kāi)發(fā)，該組件庫(kù)采用緊湊的電感器和電容器拓?fù)浣Y(jié)構(gòu)，其中 1.4nH 電感器的品質(zhì)因數(shù)(Q 值)可高達(dá) 100。

薄膜多層 MCM-D 技術(shù)被證實(shí)是集成高性能無(wú)線前端系統(tǒng)的可行方法。由于采用高質(zhì)量的電介質(zhì)和銅金屬化工藝，能夠制作出高品質(zhì)的傳輸線和電感器，同時(shí)還能實(shí)現(xiàn)帶通濾波器、功率分配器、正交耦合器、微波饋通、DECT 壓控振蕩器以及 14GHz 低噪聲放大器等器件。

利用 WLP 工藝可以制作出電感、電容、電阻、傳輸線等元件，并已實(shí)現(xiàn)可倒裝的 LC 濾波器和多個(gè)電阻集成的兩種集成無(wú)源器件(IPD)。

2017 年，中國(guó)電子科技集團(tuán)公司第五十八研究所的周秀峰等人提出了以扇出型晶圓級(jí)封裝(FOWLP)為基礎(chǔ)的高 Q 值集成無(wú)源器件(IPD)。他們選擇玻璃作為襯底，借助玻璃通孔(TGV)制作出三維結(jié)構(gòu)電感，成功制備出 Q 值高達(dá) 70 的電感。研究結(jié)果顯示，基于嵌入式晶圓級(jí)封裝(eWLP)的插入器集成無(wú)源器件，在異構(gòu)系統(tǒng)集成方面表現(xiàn)先進(jìn)，且具有外形尺寸小、電氣性能優(yōu)異等顯著優(yōu)勢(shì)。2010 年，英特爾公司的 Telesphor Kamgaing 等人研發(fā)出在多層有機(jī)封裝基板的核心層中埋入小尺寸射頻集成無(wú)源器件(IPD)的技術(shù)。

2011 年，Dzafir Shariff 等人實(shí)現(xiàn)了將集成無(wú)源器件(IPD)與硅通孔(TSV)集成到一塊減薄至 100μm 的硅轉(zhuǎn)接板上。2020 年，臺(tái)積電的 W.T.Chen 等人推出了硅通孔(TSV)深槽電容。2021 年，西安理工大學(xué)的 Fengjuan Wang 等人設(shè)計(jì)出基于硅通孔(TSV)技術(shù)的三種五階超小型發(fā)夾式帶通濾波器。

新型異質(zhì)元器件與集成技術(shù)

為了更全面地實(shí)現(xiàn)系統(tǒng)功能，系統(tǒng)級(jí)封裝(SIP)中還可包含其他異質(zhì)元器件，例如聲表面波器件、聲體波器件、晶振、天線、微機(jī)電系統(tǒng)(MEMS)、發(fā)光二極管(LED)、圖像傳感器、光波導(dǎo)，以及其他半導(dǎo)體(如砷化鎵(GaAs)、碳化硅(SiC)、氮化鎵(GaN)、鍺硅(GeSi))器件等。

電磁干擾屏蔽技術(shù)

為確保電子設(shè)備不受外界電磁干擾，同時(shí)不對(duì)周?chē)渌娮釉O(shè)備產(chǎn)生電磁干擾，必須進(jìn)行電磁屏蔽設(shè)計(jì)。電磁屏蔽設(shè)計(jì)已廣泛應(yīng)用于手機(jī)射頻的功率放大模組、無(wú)線通信的 WiFi 模組、智能穿戴手表的內(nèi)存 / 無(wú)線接入點(diǎn) / 近場(chǎng)通信模組等領(lǐng)域。系統(tǒng)級(jí)封裝(SIP)實(shí)現(xiàn)封裝級(jí)電磁屏蔽主要有兩種方式。

第一種是電磁屏蔽蓋方案，通過(guò)回流工藝將電磁屏蔽蓋直接焊接在線路板上，從而覆蓋需要屏蔽的封裝體。

第二種是保形導(dǎo)電涂層或鍍層方案，即在封裝體的頂面和四個(gè)側(cè)面通過(guò)保形涂覆一層導(dǎo)電材料來(lái)實(shí)現(xiàn)電磁屏蔽。保形導(dǎo)電涂層的涂覆方法包括導(dǎo)電層噴涂、導(dǎo)電層印刷、電鍍、化學(xué)鍍、蒸發(fā)、濺射等。

與屏蔽蓋方案相比，保形導(dǎo)電涂層或鍍層方案具有諸多優(yōu)勢(shì)：屏蔽導(dǎo)電層緊密貼合封裝體，不會(huì)占用線路板額外空間;無(wú)需額外設(shè)計(jì)制作屏蔽蓋，也省去了額外的回流工藝，大幅降低了成本。

對(duì)于保形導(dǎo)電層方案，基板上通過(guò)兩種方式實(shí)現(xiàn)鍍層的接地設(shè)計(jì)：一是在基板內(nèi)層邊緣開(kāi)設(shè)接地孔，孔中心與封裝外緣對(duì)齊，封裝切割后會(huì)露出通孔側(cè)壁，在完成涂層或鍍層工藝后，即可實(shí)現(xiàn)保形導(dǎo)電層與通孔金屬的連接，進(jìn)而達(dá)成接地;二是將接地設(shè)計(jì)延伸至基板表面邊緣，模塑尺寸設(shè)計(jì)得比接地層小，模塑后接地層會(huì)顯露出來(lái)，導(dǎo)電涂層或鍍層工藝完成后便能實(shí)現(xiàn)接地。

無(wú)論是通過(guò)接地孔還是邊緣接地層進(jìn)行接地設(shè)計(jì)，都需要保證一定的連接數(shù)量和橫截面積，以確保與外層鍍層的穩(wěn)定連接。

對(duì)于結(jié)構(gòu)復(fù)雜的 SIP 封裝，若封裝內(nèi)部集成了天線和其他子系統(tǒng)，天線以外的部分需要屏蔽，或者封裝內(nèi)部各子系統(tǒng)之間存在相互干擾，就需要在封裝內(nèi)部進(jìn)行隔離。此外，大尺寸 SIP 封裝的整個(gè)屏蔽結(jié)構(gòu)電磁諧振頻率較低，加之?dāng)?shù)字系統(tǒng)自身噪聲帶寬較寬，容易在 SIP 內(nèi)部形成共振，導(dǎo)致系統(tǒng)無(wú)法正常工作。因此，封裝內(nèi)部的局部屏蔽應(yīng)用日益增多，即在封裝內(nèi)部構(gòu)建屏蔽墻，與封裝表面的保形屏蔽層共同將各子系統(tǒng)完全隔離。屏蔽墻的具體實(shí)現(xiàn)方法是通過(guò)激光打穿塑封體，露出封裝基板上的接地銅箔，再灌入導(dǎo)電填料形成。另外，劃區(qū)屏蔽將屏蔽腔劃分成多個(gè)小腔體，縮小了屏蔽腔尺寸，使其諧振頻率遠(yuǎn)高于系統(tǒng)噪聲頻率，從而避免電磁共振，保障系統(tǒng)穩(wěn)定運(yùn)行。