文章來源：學習那些事

原文作者：小陳婆婆

本文主要講述什么是晶圓級芯粒封裝中的分立式功率器件。 分立式功率器件作為電源管理系統(tǒng)的核心單元，涵蓋二極管、MOSFET、IGBT等關鍵產品，在個人計算機、服務器等終端設備功率密度需求攀升的當下，其封裝技術正加速向晶圓級芯片級封裝演進——通過縮小體積、提升集成效率，滿足設備小型化與高性能的雙重需求。

本文分述如下：

分立式功率WLCSP的介紹

分立式功率WLCSP設計結構

晶圓級MOSFET的直接漏極設計

分立式功率WLCSP的介紹

分立式功率器件作為電力電子系統(tǒng)的核心元件，其封裝技術正經歷從傳統(tǒng)模制封裝向晶圓級芯片級封裝（WLCSP）的深刻變革。早期分立式功率器件以SOT、TO、SO、QFN等模制封裝為主，依賴環(huán)氧模塑復合物（EMC）提供機械保護，但EMC的低熱導率限制了其在高電流密度場景的應用。隨著第三代半導體材料（SiC、GaN）的突破，以及電動汽車、5G基站、數據中心等新興領域對功率密度和能效的嚴苛要求，WLCSP技術憑借其高集成度、低熱阻、低寄生電感等優(yōu)勢，逐步成為分立式功率封裝的主流方向。

2025年，WLCSP技術已實現(xiàn)從消費電子向高端工業(yè)、汽車電子的全面滲透。在電動汽車領域，SiC MOSFET與WLCSP的結合，將800V高壓平臺車型的單車功率器件價值量提升至600美元，比亞迪半導體、士蘭微等企業(yè)通過“芯片設計-晶圓制造-模塊封裝”全鏈條布局，車規(guī)級SiC器件良率突破90%，成本較進口產品降低40%。在5G基站中，GaN HEMT器件借助WLCSP封裝，實現(xiàn)高頻、高速開關性能，信號損耗降至0.15dB/mm，支撐毫米波天線的高效傳輸。此外，數據中心電源架構升級至48V，GaN器件在單機架功率密度從10kW提升至100kW的過程中發(fā)揮關鍵作用，推動PUE值優(yōu)化。

技術層面，WLCSP工藝持續(xù)創(chuàng)新。晶方科技通過12英寸晶圓級硅通孔（TSV）技術，實現(xiàn)車載CIS封裝的超薄化與高可靠性，支撐智能駕駛對高精度傳感器的需求。盛合晶微開發(fā)的三維集成平臺，借助混合鍵合技術將互聯(lián)密度提升至百萬級觸點/mm2，較傳統(tǒng)工藝提升300%，并通過真空等離子技術將焊盤氧含量壓降至0.1at%以下，根治封裝分層難題。在GaN器件領域，光電化學電鍍工藝實現(xiàn)焊料與底層金屬（UBM）的共沉積，減少工藝步驟，降低熱阻與電感，滿足高頻應用需求。

分立式功率WLCSP設計結構

分立式功率晶圓級芯片級封裝（WLCSP）的設計結構正朝著更高集成度與電氣性能優(yōu)化的方向演進，其技術路徑可劃分為三大核心方向。

首先，標準分立式功率WLCSP以垂直雙擴散金屬氧化物半導體（VDMOSFET）架構為基礎，通過焊料凸點實現(xiàn)源極與外部電路的互聯(lián)。

此類設計中，漏極位于晶圓背面，源極與柵極通過鋁焊盤（厚度2.5-5μm）及雙苯并環(huán)丁烯（BCB）鈍化層與前端凸點連接，焊料凸點高度控制在150-300μm區(qū)間，兼容有鉛/無鉛材料。凸點下金屬層（UBM）采用鈦/銅/鎳/金多層結構，既確保與鋁焊盤的附著強度，又為釬焊提供低阻抗界面。硅通孔（TSV）技術在此類設計中逐步滲透，通過溝槽結構將背面漏極金屬化層延伸至前端，實現(xiàn)垂直電流路徑的優(yōu)化。

其次，功率MOSFET球柵陣列（BGA）封裝通過引線框架重構電流路徑，解決了傳統(tǒng)WLCSP背面漏極難以表面貼裝的痛點。

其核心工藝包括引線框架預涂釬劑、焊球回流、芯片貼裝及激光打標等步驟。

此類設計將漏極連接至引線框架折疊端，源極與柵極通過鍵合線或金屬夾實現(xiàn)前端互聯(lián)，焊球直徑通常為0.5-1.0mm，間距0.8-1.27mm。相較于標準WLCSP，BGA方案的熱阻降低30%-40%，寄生電感減少至1nH以下，適用于高電流密度場景如電動汽車主驅逆變器。行業(yè)案例顯示，英飛凌OptiMOS BGA系列在48V通信電源中實現(xiàn)99.3%的轉換效率，溫升較傳統(tǒng)TO-263封裝低15℃。

第三類設計聚焦于漏極前端化技術，通過橫向漏極布局（LDMOSFET）或TSV垂直互聯(lián)實現(xiàn)源、柵、漏三極同側集成。

LDMOSFET橫向架構雖受限于低電壓場景（<100V），但在射頻前端模塊中展現(xiàn)出優(yōu)勢，如Qorvo的GaN HEMT WLCSP在5G基站PAU中實現(xiàn)20dB增益與40%效率。而TSV技術則突破電壓限制，通過深槽刻蝕與銅填充實現(xiàn)漏極金屬層的前端引出，如安世半導體推出的TSV-WLCSP在1200V SiC MOSFET中實現(xiàn)垂直電流路徑縮短50%，開關損耗降低至傳統(tǒng)封裝的60%。此類設計結合銅柱凸點技術，進一步將互聯(lián)密度提升以滿足服務器電源模塊對高密度集成的需求。

行業(yè)最新動態(tài)顯示，2025年分立式功率WLCSP技術呈現(xiàn)三大趨勢：其一，混合鍵合技術（Hybrid Bonding）在12英寸晶圓級封裝中實現(xiàn)銅-銅直接互聯(lián)，觸點密度突破1000/mm2，較傳統(tǒng)微凸點提升3倍；其二，真空等離子活化工藝將UBM與凸點界面氧含量降至0.05at%，根治分層失效問題；其三，光電化學沉積（PECD）技術實現(xiàn)UBM與焊料共生長，簡化工藝流程并降低熱阻。

晶圓級MOSFET的直接漏極設計

分立式功率晶圓級芯片級封裝（WLCSP）的直接漏極設計正成為突破傳統(tǒng)垂直架構性能瓶頸的關鍵技術路徑，其核心在于通過三維互聯(lián)重構電流路徑，實現(xiàn)更優(yōu)的電氣特性與熱管理效率。

在標準VDMOSFET WLCSP中，漏極位于晶圓背面，這一布局雖簡化了垂直電流傳導，但在表面貼裝應用中需通過引線框架或金屬夾實現(xiàn)前端互聯(lián)，導致寄生參數增加。為解決此問題，直接漏極設計通過硅通孔（TSV）技術將背面漏極金屬層延伸至前端，形成源、柵、漏三極同側集成的創(chuàng)新架構。

此類設計以垂直雙擴散金屬氧化物半導體（VDMOSFET）為基礎，通過深槽刻蝕與銅填充工藝構建TSV互聯(lián)通道，將背面漏極金屬（厚度通常為3-5μm）與前端鋁焊盤（2.5-5μm）直接連接，焊料凸點高度控制在150-300μm區(qū)間，兼容有鉛/無鉛材料體系。相較于橫向漏極布局的LDMOSFET方案，TSV直接漏極設計在保持超薄封裝（厚度<0.5mm）的同時，將導通電阻降低20%-30%，并支持100V至1200V的寬電壓范圍應用，尤其適用于電動汽車主驅逆變器、光伏逆變器等高功率密度場景。

進一步的技術演進體現(xiàn)在空腔式直接漏極結構設計。

該方案通過晶圓級刻蝕在硅基板表面形成微腔，深度精準控制至暴露背面漏極金屬層，腔壁通過化學氣相沉積（CVD）形成二氧化硅或氮化硅介電層，隨后嵌入金屬壁（鈦/銅/鎳復合結構）以增強機械支撐。焊料微凸點（直徑50-100μm）通過自對準工藝落入腔內，底部與背面漏極金屬形成歐姆接觸，側面則與金屬壁形成低阻抗互聯(lián)。此設計將封裝厚度壓縮至0.3mm以下，寄生電感降至0.5nH，電容耦合效應減少40%，同時通過大面積源極貼裝（>80%封裝底面）實現(xiàn)熱阻降低至2℃/W，滿足5G基站射頻功率放大器（PAU）對高頻（>3GHz）高效運行的需求。行業(yè)案例顯示，采用此技術的Wolfspeed SiC MOSFET WLCSP在1700V應用中實現(xiàn)99.5%的轉換效率，溫升較傳統(tǒng)TO-247封裝低20℃。