這款具有奇偶校驗(yàn)的 1:2 或 26 位 1:2 和 4 位 1:1 寄存時(shí)鐘驅(qū)動(dòng)器設(shè)計(jì)用于在 VDD1.5 V,在 VDD1.35 V 和 V 的 DDR3U 寄存器 DIMMDD的 1.25 V。
所有輸入均兼容 1.5 V、1.35 V 和 1.25 V CMOS。所有輸出都是經(jīng)過(guò)優(yōu)化的 CMOS 驅(qū)動(dòng)器,可在 DDR3 RDIMM 應(yīng)用中驅(qū)動(dòng)端接走線上的 DRAM 信號(hào)。時(shí)鐘輸出 Yn 和 Yn 以及控制網(wǎng)絡(luò)輸出 DxCKEn、DxCSn 和 DxODTn 可以以不同的強(qiáng)度和偏斜驅(qū)動(dòng),以?xún)?yōu)化信號(hào)完整性、補(bǔ)償不同的負(fù)載并均衡信號(hào)傳輸速度。
*附件:sn74ssqec32882.pdf
該SN74SSQEC32882具有與四芯片選擇使能 (QCSEN) 輸入相關(guān)的兩種基本作模式。當(dāng)QCSEN輸入引腳開(kāi)路(或拉高)時(shí),該元件有兩個(gè)芯片選擇輸入DCS0和DCS1,以及每個(gè)芯片選擇輸出的兩個(gè)拷貝,QACS0、QACS1、QBCS0和QBCS1。這是“禁用 QuadCS”模式。當(dāng)QCSEN輸入引腳拉低時(shí),該元件有四個(gè)芯片選擇輸入DCS[3:0]和四個(gè)芯片選擇輸出QCS[3:0]。這是“啟用 QuadCS”模式。在本規(guī)范的其余部分,DCS[n:0]將指示所有芯片選擇輸入,其中n=1表示禁用QuadCS,n=3表示啟用QuadCS。QxCS[n:0] 將指示所有芯片選擇輸出。
該器件還支持將單個(gè)器件安裝在 DIMM 背面的模式。如果 MIRROR=HIGH,則輸入總線終端 (IBT) 必須對(duì)此中的所有輸入信號(hào)保持啟用狀態(tài) 箱。
SN74SSQEC32882采用差分時(shí)鐘(CK和CK)工作。數(shù)據(jù)記錄在 CK 變高和 CK 變低的交叉點(diǎn)處。該數(shù)據(jù)可以重新驅(qū)動(dòng)到輸出端,也可用于訪問(wèn)設(shè)備內(nèi)部控制寄存器。
輸入總線數(shù)據(jù)完整性由奇偶校驗(yàn)功能保護(hù)。將所有地址和命令輸入信號(hào)相加,并將總和的最后一位與系統(tǒng)在一個(gè)時(shí)鐘周期后PAR_IN輸入端提供的奇偶校驗(yàn)信號(hào)進(jìn)行比較。如果它們不匹配,器件將拉開(kāi)漏輸出 ERROUT LOW。控制信號(hào)(DCKE0、DCKE1、DODT0、DODT1、DCS[n:0])不屬于此計(jì)算的一部分。
該SN74SSQEC32882實(shí)現(xiàn)了不同的省電機(jī)制,以減少熱功耗并支持系統(tǒng)斷電狀態(tài)。通過(guò)禁用未使用的輸出,功耗進(jìn)一步降低。
該封裝經(jīng)過(guò)優(yōu)化,可支持高密度 DIMM。通過(guò)將輸入和輸出位置對(duì)齊 DIMM 手指信號(hào)排序和 SDRAM 球出,該器件可以對(duì) DIMM 走線進(jìn)行去擾亂,從而實(shí)現(xiàn)低串?dāng)_設(shè)計(jì)和低互連延遲。
邊沿控制輸出可減少振鈴并改善SDRAM輸入端的信號(hào)眼圖開(kāi)度。
特性
- JEDEC SSTE32882
- 1 對(duì) 2 寄存器輸出和 1 對(duì) 4 時(shí)鐘對(duì)輸出支持
堆疊式 DDR3 RDIMM - CKE 掉電模式可優(yōu)化系統(tǒng)功耗
- 1.5V/1.35V/1.25V鎖相環(huán)時(shí)鐘驅(qū)動(dòng)器,用于緩沖
一個(gè)差分時(shí)鐘對(duì)(CK和CK)
并分配到四個(gè)差分輸出 - 1.5V/1.35V/1.25V CMOS輸入
- 檢查命令和地址(CS 門(mén)控)數(shù)據(jù)輸入的奇偶校驗(yàn)
- 可配置的驅(qū)動(dòng)器強(qiáng)度
- 使用內(nèi)部反饋回路
- 優(yōu)化功耗
參數(shù)
?1. 產(chǎn)品概述?
SN74SSQEC32882是德州儀器(TI)推出的28位轉(zhuǎn)56位寄存緩沖器,專(zhuān)為DDR3/DDR3L/DDR3U寄存式雙列直插內(nèi)存模塊(RDIMM)設(shè)計(jì),支持單/雙/四通道配置。核心特性包括:
- ?工作電壓?:兼容1.5V/1.35V/1.25V CMOS輸入
- ?時(shí)鐘驅(qū)動(dòng)?:1對(duì)差分時(shí)鐘輸入可擴(kuò)展至4對(duì)輸出
- ?奇偶校驗(yàn)?:支持地址與命令輸入的實(shí)時(shí)奇偶校驗(yàn),錯(cuò)誤時(shí)觸發(fā)ERROUT信號(hào)
- ?節(jié)能模式?:CKE電源管理模式優(yōu)化系統(tǒng)功耗
?2. 關(guān)鍵功能?
- ?雙工作模式?:通過(guò)QCSEN引腳選擇
- QuadCS禁用 :2個(gè)片選輸入→4個(gè)輸出
- QuadCS啟用 :4個(gè)片選輸入→4個(gè)輸出
- ?鏡像模式?:支持DIMM背面安裝(需MIRROR=HIGH)
- ?可調(diào)驅(qū)動(dòng)強(qiáng)度?:優(yōu)化信號(hào)完整性,適應(yīng)不同負(fù)載
?3. 應(yīng)用場(chǎng)景?
- DDR3 RDIMM(最高1866 Mbps)
- DDR3L RDIMM(最高1600 Mbps)
- DDR3U RDIMM(最高1333 Mbps)
?4. 封裝與規(guī)格?
- ?封裝?:176引腳BGA(8mm×13.5mm,0.65mm間距)
- ?溫度范圍?:| 速度等級(jí) | 最大殼體溫度 |
| ----------- | -------------- |
| DDR3-800 | +109°C |
| DDR3-1866 | +101°C |
?5. 附加信息?
?文檔版本?:SCAS920-PUB(2011年11月)
?生產(chǎn)狀態(tài)?:當(dāng)前可訂購(gòu)型號(hào)SN74SSQEC32882ZALR(符合RoHS標(biāo)準(zhǔn))
-
CMOS
+關(guān)注
關(guān)注
58文章
6214瀏覽量
242685 -
驅(qū)動(dòng)器
+關(guān)注
關(guān)注
54文章
9067瀏覽量
155205 -
寄存器
+關(guān)注
關(guān)注
31文章
5607瀏覽量
129865 -
信號(hào)完整性
+關(guān)注
關(guān)注
68文章
1483瀏覽量
98054
發(fā)布評(píng)論請(qǐng)先 登錄
ARM芯片為什么能夠直連SN74LVC1G17?
SN74AHCT245DW芯片問(wèn)題
SN74V3640,SN74V3650,SN74V3660,
SN74SSQE32882寄存器緩沖器數(shù)據(jù)表
SN74SSQEB32882時(shí)鐘PLL驅(qū)動(dòng)器數(shù)據(jù)表
?SN74SSQEB32882 芯片技術(shù)文檔摘要
?SN74SSQEA32882 芯片技術(shù)文檔摘要
?SN74AC132 技術(shù)文檔總結(jié)
?SN74LVC1G06-Q1 器件技術(shù)文檔總結(jié)
?SN74SSQEC32882 芯片技術(shù)文檔總結(jié)
評(píng)論