一、什么是 Pierce 晶體振蕩器

Pierce 振蕩器通常由反相器（或運(yùn)放/專(zhuān)用振蕩單元）、石英晶體、兩只負(fù)載電容 C1/C2、反饋電阻 Rf 以及限流電阻 Rs 構(gòu)成。其本質(zhì)是利用晶體在并聯(lián)諧振點(diǎn)附近的高 Q 特性與反相器提供的相移/增益形成閉環(huán)振蕩，具有啟動(dòng)容易、頻率穩(wěn)定、實(shí)現(xiàn)成本低等特點(diǎn)。

二、關(guān)鍵器件與常用取值范圍

晶體（XTAL）

頻點(diǎn)：常見(jiàn) 8–40 MHz，低頻（32.768 kHz）用 Tuning Fork 晶體

負(fù)載電容規(guī)格 CL（常見(jiàn) 6–12 pF），等效串聯(lián)電阻 ESR 與勵(lì)磁電平（Drive Level）為選型重點(diǎn)

反饋電阻 Rf（跨接在反相器輸入與輸出之間）

作用：建立直流工作點(diǎn)，抑制直流漂移并幫助啟動(dòng)

常用范圍：1–10 MΩ（MCU/CMOS 反相器內(nèi)置時(shí)可不外接或按參考設(shè)計(jì)）

限流/串聯(lián)電阻 Rs（串在反相器輸出與晶體之間）

作用：限制晶體驅(qū)動(dòng)、改善相位條件與起振穩(wěn)定性

常見(jiàn)范圍：50–330 Ω（依據(jù)頻點(diǎn)、ESR、驅(qū)動(dòng)電平與芯片驅(qū)動(dòng)能力微調(diào)）

負(fù)載電容 C1/C2

基本關(guān)系：CL = (C1 × C2) / (C1 + C2) + Cstray

經(jīng)驗(yàn)選型：當(dāng) C1 ≈ C2 時(shí)，C1 ≈ C2 ≈ 2 × (CL ? Cstray)

典型值：10–22 pF（取決于晶體 CL 以及板級(jí)寄生 Cstray，后者通常 1–3 pF/端）

三、負(fù)載電容計(jì)算示例

已知晶體 CL = 8 pF，估計(jì)板級(jí)與管腳寄生 Cstray ≈ 2 pF。

目標(biāo)：(C1×C2)/(C1+C2) + 2 pF ≈ 8 pF

令 C1 = C2，則 (C/2) + 2 ≈ 8 → C/2 ≈ 6 → C ≈ 12 pF

選型：C1 = C2 = 12 pF（量產(chǎn)可用 12 pF 或 15 pF 做對(duì)比驗(yàn)證頻差與起振裕量）

四、起振條件與負(fù)阻裕量

啟動(dòng)判據(jù)（工程實(shí)用）

晶體等效電阻為 Rm（由供應(yīng)商或?qū)崪y(cè)獲得），測(cè)得的電路“等效負(fù)阻” |Rneg| 應(yīng) ≥ 5×Rm（常用經(jīng)驗(yàn) 5–10 倍）

裕量不足會(huì)導(dǎo)致低溫難起振、批次/環(huán)境變化停振或相位噪聲惡化

|Rneg| 的近似測(cè)法

在晶體回路中串入可變電阻 Rtest，逐步增大直至振蕩剛好停止，此時(shí) Rtest ≈ |Rneg|

對(duì)比晶體 Rm，評(píng)估裕量：|Rneg| / Rm

影響 |Rneg| 的因素

反相器跨導(dǎo)/增益、供電電壓、Rs 取值、C1/C2 配比、溫度/工藝離散與板級(jí)寄生

五、驅(qū)動(dòng)電平（Drive Level）控制

定義：晶體內(nèi)部耗散的功率，常見(jiàn)規(guī)格 ≤ 100 μW（請(qǐng)以晶體數(shù)據(jù)手冊(cè)為準(zhǔn)）

估算：P ≈ I_RMS2 × ESR（工程上用示波器與等效法估算，或查專(zhuān)用測(cè)量?jī)x）

調(diào)參：若實(shí)測(cè)驅(qū)動(dòng)偏高，可增大 Rs 或適當(dāng)提高負(fù)載電容以降低環(huán)路增益

六、常見(jiàn)設(shè)計(jì)陷阱與規(guī)避

C1/C2 過(guò)大：起振變慢、相位裕量下降；過(guò)?。侯l偏超出目標(biāo) CL

僅憑“經(jīng)驗(yàn)值”配電容：忽略 Cstray 會(huì)帶來(lái)系統(tǒng)性頻偏

忽略溫度/電壓與批次差異：低溫起振失敗往往來(lái)自裕量邊緣化

使用高 ESR 晶體但未重算 Rs/電容：易出現(xiàn)間歇性振蕩或啟動(dòng)慢

MCU 內(nèi)置振蕩器模式選擇錯(cuò)誤：需對(duì)照芯片手冊(cè)選擇合適的“High/Low Gain、外部晶體模式”等

七、PCB 布局布線建議

晶體與 MCU/振蕩單元緊靠放置，回路最短閉合

晶體回路走線避免跨分割參考平面，地參考完整

C1/C2 靠近晶體與輸入/輸出引腳放置，減小寄生

遠(yuǎn)離高 dv/dt、強(qiáng)噪聲走線（時(shí)鐘、開(kāi)關(guān)電源、RF 天線）

預(yù)留 Rs、C1/C2 調(diào)試位置與可替換封裝焊盤(pán)

八、調(diào)試與驗(yàn)證步驟（可直接照單執(zhí)行）

頻偏初驗(yàn)：頻率計(jì)或高精度示波器量測(cè)，評(píng)估是否落在目標(biāo) CL 頻點(diǎn)范圍

起振時(shí)間：冷啟動(dòng)與熱啟動(dòng)測(cè)試（常溫/低溫/高溫多點(diǎn)）

|Rneg| 裕量：按 Rtest 法評(píng)估是否 ≥ 5×Rm

驅(qū)動(dòng)電平：確認(rèn)不超過(guò)晶體最大勵(lì)磁規(guī)格

抖動(dòng)/相位噪聲：對(duì)關(guān)鍵時(shí)鐘系統(tǒng)進(jìn)行頻域/時(shí)域驗(yàn)證

量產(chǎn)一致性：多批樣品在寬溫、寬壓條件重復(fù)驗(yàn)證

九、常見(jiàn)問(wèn)答（FAQ）

Q1：為何更換晶體品牌后頻率有微小漂移？
A：不同晶體的 CL、C0、ESR 等參數(shù)存在差異，同時(shí)板級(jí) Cstray 與公差疊加，會(huì)引起頻差。需按新晶體參數(shù)重算 C1/C2，并復(fù)測(cè) |Rneg| 與驅(qū)動(dòng)電平。

Q2：C1 與 C2 必須完全相等嗎？
A：不必須。C1≈C2 可簡(jiǎn)化計(jì)算并減少頻偏；在某些設(shè)計(jì)中略微不對(duì)稱(chēng)能微調(diào)相位與起振特性，但應(yīng)以頻率與裕量綜合最優(yōu)為準(zhǔn)。

Q3：低溫不易起振怎么辦？
A：檢查 |Rneg| 裕量是否不足，適當(dāng)減小 C1/C2 或下調(diào) Rs 增強(qiáng)環(huán)路增益；同時(shí)確認(rèn)供電、封裝應(yīng)力與環(huán)境因素。

Q4：如何降低驅(qū)動(dòng)電平以保護(hù)晶體？
A：增大 Rs 或適度提高負(fù)載電容；必要時(shí)選用可承受更高 Drive Level 的晶體或采用專(zhuān)用振蕩器方案（如 XO/TCXO）。

Q5：系統(tǒng)對(duì)頻穩(wěn)要求高，Pierce 夠用嗎？
A：若對(duì)溫度穩(wěn)定度與相位噪聲有更高要求，可考慮使用 FCom 富士晶振的高穩(wěn)定度 TCXO 或低噪聲 OCXO 產(chǎn)品作為上位時(shí)鐘源，再下分配至各子系統(tǒng)。

十、選型與應(yīng)用建議

通用 MCU 主時(shí)鐘：優(yōu)先選擇 ESR 適中的并聯(lián)諧振晶體，按 CL 規(guī)范計(jì)算電容并驗(yàn)證 |Rneg|

低功耗 IoT：關(guān)注低驅(qū)動(dòng)電平與啟動(dòng)時(shí)間；必要時(shí)配合低功耗 XO

高速接口/敏感時(shí)序：關(guān)注抖動(dòng)與相噪，必要時(shí)改用 XO/TCXO 并優(yōu)化供電與屏蔽

Pierce 振蕩器深度文章（原文）：https://www.fujicrystal.com/news_details/pierce-crystal-oscillator.html