該DDC3256是一款 24 位、256 通道、電流輸入模數(shù) （A/D） 轉(zhuǎn)換器。它結(jié)合了通過電流積分進行的電流到電壓轉(zhuǎn)換和 A/D 轉(zhuǎn)換。

多達 256 個單獨的低電平電流輸出設(shè)備（例如光電二極管）可以直接連接到其輸入并并行（同時）數(shù)字化。
*附件：ddc3256.pdf

對于 256 個輸入中的每一個，該器件都有一個低噪聲和低功耗積分器，旨在捕獲來自傳感器的所有電荷。積分時間可在 50 μs 至 1.6 ms 之間調(diào)節(jié)，允許以出色的精度連續(xù)測量 fA 至 μA 量級的電流。積分器的輸出由片內(nèi)低功耗ADC數(shù)字化，轉(zhuǎn)換后的數(shù)字代碼通過單個LVDS對傳輸，旨在最大限度地減少高通道數(shù)環(huán)境中的噪聲耦合。

該DDC3256采用1.85V單電源供電。該器件的工作額定溫度范圍為 0°C 至 70°C，采用 13.2 × 17.2 mm 2 336 焊球 0.8 mm 間距 BGA 封裝。片內(nèi)基準電壓緩沖器和旁路電容器（在BGA上）有助于最大限度地減少外部元件要求，并進一步減少電路板空間。

特性

• 單芯片解決方案，可直接同時測量 256 個低電平電流
• 可調(diào)節(jié)的滿量程充電范圍高達 320 pC
• 輸入電流：1 μA（最大值）
• 可調(diào)速度，積分時間低至 50 μs（每通道 20 KSPS）
• 分辨率：24 位
• 低功耗：1.2 mW/通道
• 積分非線性度：讀數(shù)的 ±0.025% ±滿量程范圍的 1 ppm（所有通道均處于活動狀態(tài)）
• 低噪聲：320 pC FSR 時為 0.26 fCrms，傳感器電容為 20 pF
• 無電荷損失
• 片上溫度傳感器
• 串行LVDS輸出接口
• 1.85V 單電源
• 封裝內(nèi)旁路電容和基準電壓緩沖器，可減少PCB面積和設(shè)計復(fù)雜性

參數(shù)

方框圖

DDC3256 是德州儀器（Texas Instruments）推出的 高集成度 256 通道電流輸入模數(shù)轉(zhuǎn)換器（ADC） ，專為多通道低電平電流同步采集場景設(shè)計，通過集成電流積分與 ADC 轉(zhuǎn)換功能，實現(xiàn)對光電二極管、X 射線探測器等器件輸出電流的高精度數(shù)字化，適用于 CT 掃描儀、X 射線檢測、光纖功率監(jiān)測等對通道密度與采集精度要求嚴苛的領(lǐng)域。以下從核心特性、性能參數(shù)、功能架構(gòu)、應(yīng)用設(shè)計及訂購信息等方面展開總結(jié)。

一、核心特性與產(chǎn)品定位

1. 基礎(chǔ)參數(shù)與架構(gòu)

• 通道與轉(zhuǎn)換架構(gòu) ：
  • 通道數(shù)量：256 路并行電流輸入（IN [255:0]），支持同時采集 256 個低電平電流信號，無需外部多路復(fù)用器，減少信號延遲與失真。
  • 轉(zhuǎn)換原理：采用電流積分 + 內(nèi)置 ADC架構(gòu)，每通道獨立低噪聲積分器捕獲傳感器電荷，積分輸出直接由片內(nèi) ADC 數(shù)字化，避免外部信號調(diào)理電路引入的誤差。
  • 分辨率與速率：24 位分辨率，積分時間可配置（50μs-1.6ms），對應(yīng)每通道采樣率 20KSPS（50μs 積分）至 625SPS（1.6ms 積分），適配從高速動態(tài)信號到低速高精度信號的采集需求。
• 輸入與電荷范圍 ：
  • 輸入電流：最大 1μA，支持飛安（fA）級至微安（μA）級電流測量，兼容光電二極管、電流輸出傳感器等低電流器件。
  • 滿量程電荷（FSR）：可調(diào)至 320pC，配合 20pF 傳感器電容時噪聲僅 0.26fC_rms，保障微弱電荷信號的高精度轉(zhuǎn)換。
• 供電與封裝 ：
  • 供電：單 1.85V 電源（AVDD_1V85），每通道功耗僅 1.2mW，總功耗低至 307.2mW（256 通道全激活），適配低功耗系統(tǒng)。
  • 封裝：336 引腳 NFBGA（17.2mm×13.2mm，0.8mm 引腳間距），內(nèi)置旁路電容（5 個 1μF）與基準緩沖器，減少外部元器件數(shù)量，節(jié)省 PCB 面積；工作溫度范圍 0°C 至 70°C，滿足工業(yè)與醫(yī)療設(shè)備常溫工況需求。
• 接口與同步 ：
  • 數(shù)據(jù)接口：串行 LVDS 接口（DOUTP/DOUTM），單對差分線傳輸 256 通道數(shù)字碼，降低多通道布線復(fù)雜度與噪聲耦合，適配高通道密度系統(tǒng)的信號傳輸需求。
  • 控制接口：SPI 接口（SEN/SCLK/SDATA/SDOUT），用于配置積分時間、滿量程范圍等參數(shù)，支持靈活調(diào)整采集模式。

2. 典型應(yīng)用場景

• 醫(yī)療影像 ：CT 掃描儀數(shù)據(jù)采集系統(tǒng)，256 通道同步采集探測器陣列輸出電流，高分辨率與低噪聲保障斷層圖像清晰度。
• 射線檢測 ：X 射線檢測系統(tǒng)，適配多像素 X 射線探測器，實時捕獲射線強度對應(yīng)的電流信號，實現(xiàn)高精度劑量測量與成像。
• 光學(xué)監(jiān)測 ：光纖功率監(jiān)測、光電二極管陣列應(yīng)用，256 通道并行采集光功率對應(yīng)的電流信號，支持大規(guī)模光學(xué)陣列的同步監(jiān)測。
• 工業(yè)儀器 ：多通道電流 / 電壓測量儀器，無需外部調(diào)理電路即可直接接入多個電流輸出傳感器，簡化多參數(shù)監(jiān)測系統(tǒng)設(shè)計。

二、關(guān)鍵性能指標

1. 核心電氣性能（典型值，0°C 至 70°C，AVDD=1.85V）

三、核心功能架構(gòu)

1. 模擬前端與積分系統(tǒng)

（1）通道級積分器

• 每通道獨立設(shè)計 ：
  • 低噪聲積分器：256 個獨立積分器，每個積分器優(yōu)化輸入噪聲與偏移，支持捕獲傳感器輸出的微弱電荷，積分電容與反饋電阻參數(shù)匹配，保障 256 通道一致性。
  • 電荷保持：積分過程中無電荷損失，確保積分結(jié)果準確反映輸入電流的累積量，尤其適配低速長時間積分場景（如 1.6ms 積分時間的高精度測量）。
• 積分時間配置 ：
  • 通過 SPI 接口配置積分控制寄存器，調(diào)整積分周期（50μs-1.6ms），實現(xiàn)采樣率與精度的權(quán)衡 —— 短積分時間（50μs）適配高速動態(tài)信號，長積分時間（1.6ms）提升電荷采集量，降低噪聲影響。

（2）片內(nèi) ADC 與數(shù)據(jù)傳輸

• ADC 與多路復(fù)用 ：
  • 內(nèi)置 ADC：片內(nèi)集成低功耗 ADC（ADC [1:0]），配合 256:2 多路復(fù)用器（MUX），對 256 通道積分輸出依次數(shù)字化，24 位分辨率確保積分結(jié)果的高精度轉(zhuǎn)換。
  • 數(shù)據(jù)序列化：ADC 輸出數(shù)字碼經(jīng) LVDS 序列化模塊處理后，通過單對 LVDS 差分線（DOUTP/DOUTM）傳輸，減少 PCB 布線數(shù)量（僅需 2 根線傳輸 256 通道數(shù)據(jù)），降低電磁干擾（EMI）。
• 時鐘與同步 ：
  • 時序生成（TG）：片內(nèi)時序發(fā)生器提供積分控制（CONVP/CONVM）、主時鐘（MCLKP/MCLKM）、數(shù)據(jù)時鐘（DCLKP/DCLKM）等信號，確保積分、ADC 轉(zhuǎn)換、數(shù)據(jù)傳輸?shù)耐剑瑹o需外部時序控制器。

2. 輔助功能與系統(tǒng)集成

（1）基準與電源管理

• 基準電路 ：
  • 內(nèi)置 1.25V 低噪聲電壓基準，配合基準緩沖器（VREF BUFFER），為積分器與 ADC 提供穩(wěn)定參考電壓，減少外部基準引入的噪聲與漂移。
  • 片內(nèi) LDO：集成低噪聲低壓差穩(wěn)壓器（LDO），優(yōu)化電源噪聲抑制，保障模擬電路供電穩(wěn)定性，尤其適配 1.85V 單電源系統(tǒng)。
• 旁路電容 ：
  • BGA 封裝內(nèi)置 5 個 1μF 旁路電容，直接并接于模擬電源（AVDD_1V85）與地之間，無需外部大容量電容，節(jié)省 PCB 面積并提升電源噪聲抑制能力。

（2）監(jiān)測與測試功能

• 溫度監(jiān)測 ：片內(nèi)集成溫度傳感器，可實時采集器件溫度，用于溫度漂移補償或系統(tǒng)熱管理，提升寬溫環(huán)境下的測量精度。
• 測試點（TP） ：提供測試點（如 DIG_TP、TP_SEL）與測試電壓輸入（VTESTC），支持生產(chǎn)測試與系統(tǒng)調(diào)試，驗證通道功能與性能一致性。

四、應(yīng)用設(shè)計要點

1. 電源與布局設(shè)計

• 供電配置 ：
  • 電源濾波：AVDD_1V85 引腳需外接 0.1μF 陶瓷電容（靠近引腳），配合片內(nèi)內(nèi)置電容，進一步抑制電源噪聲；電源路徑采用寬銅皮（≥0.5mm），降低壓降。
  • 接地設(shè)計：模擬地（AGND）與數(shù)字地（QGND）采用 “星形單點連接”，避免地環(huán)流；積分器與 ADC 區(qū)域鋪完整地平面，減少外部噪聲耦合。
• 布局原則 ：
  • 輸入路徑：電流輸入引腳（IN [255:0]）與傳感器之間采用短路徑、低阻抗布線（銅皮寬度≥0.2mm），避免寄生電阻 / 電容影響電流采集；輸入路徑遠離數(shù)字信號線（如 SPI、LVDS），減少串?dāng)_。
  • LVDS 鏈路：DOUTP/DOUTM 差分對采用等長布線（長度差≤0.5mm），阻抗控制 50Ω，遠離電源跡線與高頻時鐘線，降低 EMI 干擾。
  • 散熱設(shè)計：336 引腳 BGA 底部熱焊盤需與 PCB 地平面良好焊接，配合散熱過孔，確保 256 通道全激活時的熱量有效散出，避免結(jié)溫過高影響性能。

2. 接口與配置設(shè)計

• SPI 控制接口 ：
  • 引腳連接：SEN（片選）、SCLK（時鐘）、SDATA（數(shù)據(jù)輸入）、SDOUT（數(shù)據(jù)輸出）需配置上拉電阻（1kΩ-10kΩ 至 1.85V），確?？臻e狀態(tài)穩(wěn)定；時鐘頻率建議不超過 10MHz，避免高頻噪聲影響模擬電路。
  • 核心配置：通過 SPI 寫入寄存器配置積分時間（如 50μs 對應(yīng) 20KSPS 采樣率）、滿量程電荷（如 320pC），讀取通道轉(zhuǎn)換數(shù)據(jù)與溫度傳感器值，實現(xiàn)系統(tǒng)動態(tài)調(diào)整采集參數(shù)。
• LVDS 數(shù)據(jù)接口 ：
  • 接收端匹配：LVDS 輸出（DOUTP/DOUTM）需在 FPGA / 處理器接收端并聯(lián) 100Ω 差分匹配電阻，減少信號反射；傳輸距離建議≤10cm（板級），如需長距離傳輸需增加 LVDS 中繼器。