該AFE58JD32LP是一種高度集成的模擬前端 （AFE） 解決方案，專為需要高性能、低功耗和小尺寸的便攜式超聲系統(tǒng)而設(shè)計(jì)。

該器件通過具有兩個(gè)芯片的多芯片模塊 （MCM） 實(shí)現(xiàn)：1 個(gè) VCA 芯片和 1 個(gè) ADC 芯片。VCA芯片有32個(gè)通道，與ADC芯片的16個(gè)通道連接。每個(gè)ADC通道交替轉(zhuǎn)換奇數(shù)和偶數(shù)VCA通道。
*附件：afe58jd32lp.pdf

VCA芯片中的每個(gè)通道都可以配置為兩種模式之一：時(shí)間增益補(bǔ)償（TGC）模式或連續(xù)波（CW）模式。在TGC模式下，每個(gè)通道包括一個(gè)低噪聲放大器（LNA）、一個(gè)可編程衰減器（ATTEN）、一個(gè)可編程增益放大器和一個(gè)三階低通濾波器（LPF）。LNA增益可編程為21 dB、18 dB或15 dB。ATTEN支持0 dB至36 dB的衰減范圍，衰減具有數(shù)字控制。PGA 提供 21 dB 至 27 dB 的增益選項(xiàng)，步長(zhǎng)為 3 dB。LPF 截止頻率可以設(shè)置為 10 MHz 和 25 MHz 之間，以支持不同頻率的超聲應(yīng)用。在CW模式下，LNA的輸出進(jìn)入具有16個(gè)可選相位延遲的低功耗無源混頻器?？梢詫?duì)每個(gè)模擬輸入信號(hào)施加不同的相位延遲，以執(zhí)行片內(nèi)波束成形作。CW 混頻器中的諧波濾波器抑制三次和五次諧波，以提高 CW 多普勒測(cè)量的靈敏度。

ADC芯片的16個(gè)通道可以配置為以12位或10位的分辨率運(yùn)行。ADC分辨率可以與轉(zhuǎn)換速率進(jìn)行權(quán)衡，在12位和10位分辨率下，最高可分別以80 MSPS和100 MSPS的速度運(yùn)行。由于每個(gè)ADC交替轉(zhuǎn)換兩個(gè)VCA通道，因此AFE的32個(gè)通道中每個(gè)通道在12位和10位模式下的最大采樣率分別為40 MSPS和50 MSPS。ADC設(shè)計(jì)用于隨采樣率縮放其功率。ADC的輸出接口通過低壓差分信號(hào)（LVDS）輸出，可以輕松與低成本的現(xiàn)場(chǎng)可編程門陣列（FPGA）連接。

極低功耗的 AFE 解決方案使其適用于具有嚴(yán)格電池壽命要求的系統(tǒng)。

AFE 采用 15 mm × 15 mm 289 引腳 NFBGA 封裝，并與 AFE5832 系列引腳兼容。

特性

• 用于超聲應(yīng)用的 32 通道 AFE：
  • LNA、衰減器、LPF、ADC、CW 混頻器和數(shù)字 I/Q 解調(diào)器
  • 數(shù)字時(shí)間增益補(bǔ)償 （DTGC）
  • 總增益范圍：0 dB至48 dB
• 具有可編程增益的低噪聲放大器 （LNA）：
  • 1pA/rtHz 的低電流噪聲
  • 增益：21 dB、18 dB 和 15 dB
  • 線性輸入范圍：高達(dá) 700 mV聚丙烯
• 可編程衰減器 （ATTEN）：
  • 衰減范圍（0.125 dB 步長(zhǎng)）：
    0 至 36 dB
  • 數(shù)字TGC引擎
• 可編程增益放大器 （PGA）：
  • 增益：21 dB、24 dB 和 27 dB
• 三階、線性相位、低通濾波器 （LPF）：
  • 截止頻率范圍為 10 MHz 至 25 MHz
• 16 個(gè) ADC，以 12 位、80 MSPS 或 10 位、100 MSPS 進(jìn)行轉(zhuǎn)換：
  • 每個(gè)ADC以半速率轉(zhuǎn)換兩組輸入
  • 12位模式：72dBFS SNR
  • 10位模式：61dBFS SNR
• TGC 模式電源，不帶數(shù)字 I/Q 解調(diào)器：
  • 低功耗模式下最低功耗為 18.5 mW/Ch，4 nV/rtHz，10 位，20 MSPS，LVDS（2 倍速率）
  • 27.8 mW/Ch，3 nV/rtHz，低噪聲模式，12位，40 MSPS
  • 24.4 mW/Ch，4 nV/rtHz，低功耗模式，12位，40 MSPS
• 出色的器件間增益匹配：
  • ±0.5 dB（典型值）
• 諧波失真：–55 dBc 電平
• 快速一致的過載恢復(fù)
• 連續(xù)波 （CW） 路徑具有：
  • 在5 MHz載波的1 kHz頻率偏移下，接近相位噪聲低至–148 dBc/Hz
  • 無信號(hào)功耗：10 mW/通道
  • 相位分辨率：λ/16
  • 12 dB三次和五次諧波抑制
• 數(shù)字 I/Q 解調(diào)器：
  • 抽取濾波器 M = 1 至 63
  • 抽取后數(shù)據(jù)吞吐量降低
  • 片上 RAM，具有 32 個(gè)預(yù)設(shè)配置文件
• LVDS接口，速度高達(dá)1 Gbps
• 小封裝：15 mm × 15 mm NFBGA-289

參數(shù)

方框圖

AFE58JD32LP 是德州儀器專為超聲應(yīng)用設(shè)計(jì)的 32 通道模擬前端（AFE），核心優(yōu)勢(shì)為低功耗、低噪聲、高集成度及靈活接口，適配便攜式醫(yī)療超聲成像、無損檢測(cè)等對(duì)功耗和尺寸敏感的場(chǎng)景。

核心參數(shù)與特性

1. 通道與信號(hào)鏈配置：集成 32 個(gè)完整信號(hào)鏈，每個(gè)通道包含低噪聲放大器（LNA）、可編程衰減器、可編程增益放大器（PGA）、低通濾波器（LPF）、ADC 及數(shù)字 I/Q 解調(diào)器，支持時(shí)間增益補(bǔ)償（TGC）和連續(xù)波（CW）兩種工作模式。
2. 增益與噪聲性能：總增益范圍 0 dB-48 dB，LNA 增益可選 15 dB/18 dB/21 dB，PGA 增益可選 21 dB/24 dB/27 dB；LNA 電流噪聲低至 1 pA/√Hz，低功耗模式下噪聲 4 nV/√Hz，低噪聲模式下 3 nV/√Hz，信號(hào)完整性優(yōu)異。
3. ADC 性能：16 個(gè) ADC 芯片分時(shí)處理 32 通道信號(hào)，12 位模式下最高采樣率 40 MSPS（單通道）、總采樣率 80 MSPS，SNR 72 dBFS；10 位模式下最高采樣率 50 MSPS（單通道）、總采樣率 100 MSPS，SNR 61 dBFS。
4. 功耗與封裝：低功耗模式下每通道功耗僅 18.5 mW（10 位、20 MSPS、LVDS 接口），兼顧性能與續(xù)航；采用 15mm×15mm 289 引腳 NFBGA 封裝，尺寸緊湊，與 AFE5832 系列引腳兼容。
5. 附加特性：CW 模式支持 16 檔相位延遲調(diào)節(jié)，三階 / 五階諧波抑制達(dá) 12 dB；片內(nèi)集成 32 組預(yù)設(shè)配置的 RAM，數(shù)字解調(diào)支持 1-63 倍抽取濾波，數(shù)據(jù)吞吐量可靈活調(diào)整。

核心功能模塊

• 信號(hào)調(diào)理鏈路：LNA 提供低噪聲放大，可編程衰減器支持 0 dB-36 dB 精細(xì)調(diào)節(jié)（0.125 dB 步進(jìn)），PGA 進(jìn)一步提升信號(hào)幅度；三階線性相位 LPF 截止頻率可在 10 MHz-25 MHz 配置，適配不同頻率超聲信號(hào)。
• 采樣與解調(diào)模塊：ADC 支持分辨率、采樣率靈活權(quán)衡，輸出接口兼容 LVDS（最高 1 Gbps）和 JESD204B，可直接對(duì)接 FPGA 等控制器；數(shù)字 I/Q 解調(diào)器支持相干解調(diào)，簡(jiǎn)化后端信號(hào)處理流程。
• CW 專用路徑：內(nèi)置低功耗無源混頻器，近載頻相位噪聲低至 -148 dBc/Hz（5 MHz 載波、1 kHz 偏移），相位分辨率達(dá) λ/16，支持片上波束成形，適配 CW 多普勒測(cè)量場(chǎng)景。
• 系統(tǒng)輔助功能：具備快速過載恢復(fù)能力，通道間增益匹配誤差典型值 ±0.5 dB，諧波失真低至 -55 dBc，保障多通道一致性；集成數(shù)字 TGC 引擎，適配超聲成像深度補(bǔ)償需求。

應(yīng)用場(chǎng)景

適用于醫(yī)療超聲成像設(shè)備、無損檢測(cè)設(shè)備、聲納成像設(shè)備及探頭內(nèi)置電子系統(tǒng)，尤其適合對(duì)功耗、尺寸和噪聲性能有嚴(yán)格要求的便攜式產(chǎn)品。

設(shè)計(jì)要點(diǎn)

1. 接口配置：LVDS 接口需匹配 1 Gbps 速率的阻抗和時(shí)序要求，JESD204B 接口需遵循協(xié)議規(guī)范，確保高速數(shù)據(jù)傳輸穩(wěn)定；通過 SPI 接口配置設(shè)備參數(shù)，需提前規(guī)劃寄存器配置流程。
2. 電源與時(shí)鐘：需提供低噪聲供電，減少電源噪聲對(duì)低噪聲放大器的干擾；時(shí)鐘源需保證低抖動(dòng)，避免影響 ADC 采樣精度。
3. 布局規(guī)范：NFBGA 封裝引腳密度高，需嚴(yán)格區(qū)分模擬、數(shù)字信號(hào)布線，避免串?dāng)_；超聲信號(hào)輸入端口需做好阻抗匹配，電源引腳就近放置去耦電容。
4. 模式選擇：根據(jù)應(yīng)用場(chǎng)景切換 TGC 模式（成像）或 CW 模式（多普勒測(cè)量），通過配置 LPF 截止頻率、ADC 分辨率和采樣率，平衡性能與功耗。