與ADC12D1600QML相比，該ADC12D1620QML采用封裝重新設計，以實現(xiàn)更好的ENOB、SNR和X-talk。與其前身一樣，該ADC12D1620QML是一款低功耗、高性能CMOS模數(shù)轉(zhuǎn)換器（ADC），可在交錯模式下以高達3.2 GSPS的采樣率以12位分辨率對信號進行數(shù)字化處理。它還可以用作雙通道ADC，采樣率高達1.6 GSPS。對于低于 800 MHz 的采樣率，有一種低采樣省電模式 （LSPSM），可將功耗降低到每通道 1.4 W 以下（典型值）。該ADC可支持低至200 MSPS的轉(zhuǎn)換速率。
*附件：adc12d1620qml-sp.pdf

特性

• 總電離劑量 （TID） 至 300 krad（Si）
• 單事件功能中斷 （SEFI） 測試
• 單事件閂鎖 （SEL） > 120 MeV-cm ^2^ /毫克
• 具有冷保護能力
• 寬溫度范圍 –55°C 至 +125°C
• 功耗 = 3.8 W 或 2.7 W（1600 或 800 MHz 時鐘）
• 3 dB 輸入帶寬 = 3 GHz
• 低采樣省電模式 （LSPSM） 可降低功耗并提高性能 時鐘 ≤ 800 兆赫
• 多芯片系統(tǒng)的自動同步功能
• 用于捕獲外部觸發(fā)的時間戳功能
• 輸出端的測試模式，用于系統(tǒng)調(diào)試
• 1：1 非復用或 1：2 或 1：4 并行解復用 LVDS 輸出
• 1.9V 單電源

參數(shù)

方框圖

ADC12D1620QML-SP 是德州儀器推出的抗輻射級 12 位高速模數(shù)轉(zhuǎn)換器（ADC），支持單通道最高 3.2 GSPS 或雙通道各 1.6 GSPS 采樣率，具備寬輸入帶寬與低功耗特性，專為衛(wèi)星通信、合成孔徑雷達等惡劣環(huán)境下的射頻采樣場景設計。

一、核心基礎信息

（一）核心定位與關鍵參數(shù)

• 分辨率與采樣率：12 位無失碼，單通道 interleaved 模式（DES 模式）最高 3.2 GSPS，雙通道獨立模式（非 DES 模式）各 1.6 GSPS，采樣率范圍 200 MSPS - 3.2 GSPS。
• 關鍵性能：3 dB 輸入帶寬達 3 GHz，孔徑抖動僅 0.2 ps（rms）；典型 SNR 58.4 dBFS、SFDR 67.4 dBc、ENOB 9.5 位，通道串擾低至 -79 dBFS，3 階互調(diào)失真（IMD3）-80 dBFS。
• 抗輻射與環(huán)境：總電離劑量（TID）達 300 krad (Si)，單粒子鎖定（SEL）>120 MeV-cm2/mg；工作溫度 -55°C 至 125°C，ESD 防護 ±2500 V（HBM）。

（二）封裝與引腳

• 封裝類型：提供 376 引腳 CCGA（NAA 封裝）和 256 引腳 CLGA（FVA 封裝），中心接地引腳用于散熱，需焊接至地平面保證性能。
• 引腳功能：包含雙路差分模擬輸入（VinI±、VinQ±）、差分時鐘輸入（CLK±）、LVDS 數(shù)據(jù)輸出（DI/DId、DQ/DQd）、SPI 控制引腳（SCLK/SDI/SCS/SDO）及電源引腳（VA/VTC/VDR/VE），支持獨立通道電源控制。

二、核心特性與功能模塊

（一）采樣與輸入特性

• 工作模式：支持 DES（雙沿采樣）和非 DES 模式，DES 模式下單輸入信號經(jīng) I/Q 通道交替采樣，采樣率翻倍；支持 1:1 非解復用、1:2/1:4 解復用輸出，適配不同數(shù)據(jù)速率需求。
• 輸入配置：模擬輸入支持 AC/DC 耦合，差分輸入阻抗 100 Ω，滿量程范圍（VIN_FSR）可通過寄存器調(diào)節(jié)（600 mVPP - 1000 mVPP），支持輸入失調(diào)獨立校準。

（二）低功耗與節(jié)能模式

• 功耗表現(xiàn)：正常模式（1.6 GSPS）典型功耗 3.8 W，低采樣節(jié)能模式（LSPSM，≤800 MHz）功耗降至 2.7 W，單通道斷電時功耗僅 2.1 W，掉電模式功耗 5.2 mW。
• 節(jié)能機制：LSPSM 模式通過關閉部分電路降低功耗，同時優(yōu)化低頻段性能，適配中低采樣率場景。

（三）校準與同步功能

• 校準功能：支持片上自校準（通過 CAL 引腳或 SPI 觸發(fā)），校準項包括輸入阻抗、線性度及時鐘相位，可存儲 / 讀取校準參數(shù)，溫度或采樣率變化后校準可保障性能穩(wěn)定。
• 多芯片同步：內(nèi)置 AutoSync 功能，支持主從模式多芯片同步，通過 RCOut 輸出參考時鐘，RCLK 輸入接收同步信號，同步延遲可通過寄存器調(diào)節(jié)。

（四）接口與控制

• 數(shù)據(jù)接口：LVDS 輸出，支持 DDR/SDR 模式，差分輸出電壓 240 mVPP - 840 mVPP 可選，輸出格式支持偏移二進制或二進制補碼。
• 控制模式：支持非擴展控制模式（引腳控制）和擴展控制模式（ECM，SPI 控制），16 個配置寄存器可調(diào)節(jié)采樣模式、輸入范圍、校準參數(shù)等。

三、應用場景與設計要點

（一）典型應用

• 射頻直接下變頻、衛(wèi)星寬帶通信、合成孔徑雷達（SAR）、激光雷達（LIDAR）、航空航天電子設備等抗輻射、高帶寬采樣場景。

（二）設計關鍵要點

• 電源與去耦：單一 1.9 V 供電（VA/VTC/VDR/VE 均為 1.8 V - 2.0 V），各電源引腳需就近并聯(lián) 100 nF 陶瓷電容去耦，模擬地與數(shù)字地單點連接。
• 輸入與時鐘：模擬輸入建議 AC 耦合， unused 輸入需按模式 terminated 至 VBG 或短接；時鐘輸入需 AC 耦合，差分阻抗匹配 100 Ω，降低時鐘抖動影響。
• 布局要求：采用多層板設計，電源平面與地平面相鄰，高速信號（時鐘、數(shù)據(jù)）阻抗控制（50 Ω 單端 / 100 Ω 差分），散熱引腳充分接地。