ADS8900B、ADS8902B和ADS8904B （ADS890xB） 屬于 引腳對引腳兼容， 高速， 單通道， 高精度， 20位 具有集成 基準電壓緩沖器和集成低壓差穩(wěn)壓器 （LDO）。設備系列包括 ADS891xB（18位）和ADS892xB（16位）分辨率變體。

ADS89xxB 通過以下方式提高模擬性能，同時保持高分辨率數(shù)據(jù)傳輸 使用 TI 的增強型 SPI 功能。增強型SPI使ADS89xxB能夠?qū)崿F(xiàn)高吞吐量 通過簡化電路板布局和降低系統(tǒng)成本來降低時鐘速度。增強型 SPI 還簡化了主機的數(shù)據(jù)打卡，使其成為涉及以下應用的理想選擇 FPGA、DSP。ADS89xxB 與標準 SPI 接口兼容。

ADS89xxB具有內(nèi)部數(shù)據(jù)奇偶校驗功能，可附加到ADC數(shù)據(jù)中 輸出。主機使用奇偶校驗位進行ADC數(shù)據(jù)驗證，提高了系統(tǒng)可靠性。
*附件：ads8900b.pdf

特性

• 分辨率：20 位
• 高采樣率，無延遲輸出：
  • ADS8900B：1-MSPS
  • ADS8902B：500 kSPS
  • ADS8904B：250 kSPS
• 集成LDO支持低功耗、單電源作
• 低功耗基準電壓緩沖器，無下垂
• 優(yōu)異的交流和直流性能：
  • 信噪比：104.5 dB，總諧波擾：–125 dB
  • DNL：±0.2 ppm，20 位無缺失碼
  • INL：±1 ppm
• 寬輸入范圍：
  • 單極差分輸入范圍：±V裁判
  • V裁判輸入范圍：2.5V至5V
• 增強型SPI數(shù)字接口
  • 接口SCLK：1MSPS時為22MHz。
  • 可配置的數(shù)據(jù)奇偶校驗輸出。
• 擴展溫度范圍：–40°C至+125°C
• 小尺寸：4 mm × 4 mm VQFN

參數(shù)

方框圖

ADS890xB 是德州儀器推出的引腳兼容型 20 位高速 SAR ADC 系列，包含 ADS8900B（1 MSPS）、ADS8902B（500 kSPS）、ADS8904B（250 kSPS）三個型號，集成基準緩沖器、LDO 及增強型 SPI 接口，具備超高精度、低噪聲、低功耗特性，封裝小巧，專為測試測量、醫(yī)療成像、高精度數(shù)據(jù)采集等場景設計。

一、核心特性與關鍵參數(shù)

1. 基礎性能

• 分辨率與采樣速率：20 位無丟失碼分辨率，采樣速率覆蓋 250 kSPS-1 MSPS，零數(shù)據(jù)延遲，適配不同速度需求的高精度采集場景。
• 精度表現(xiàn)：積分非線性（INL）±1 ppm（0°C-60°C）、最大 ±3.75 ppm（-40°C-125°C）；差分非線性（DNL）±0.2 ppm，無丟失碼；失調(diào)誤差典型值 ±3 LSB（25°C），失調(diào)溫漂 1 μV/°C；增益誤差典型值 ±0.005% FSR，增益溫漂 3.6 ppm/°C，精度行業(yè)領先。
• 輸入配置：單極性全差分輸入，輸入范圍 ±V_REF（V_REF 為 2.5 V-5 V）；共模電壓固定為 V_REF/2 ±0.1 V，采樣電容 60 pF（采樣模式）/4 pF（保持模式）。

2. 核心功能

• 基準與電源：集成低噪聲基準緩沖器（偏移電壓最大 ±250 μV），支持外部基準 2.5 V-5 V，基準緩沖器支持 ±4.5 mV 微調(diào)；內(nèi)置 LDO，輸出 2.85 V，支持單電源（RVDD）供電，簡化系統(tǒng)設計。
• 動態(tài)性能：3 V 供電下 SNR 典型值 104.5 dB，THD 典型值 -125 dB（2 kHz 輸入），無雜散動態(tài)范圍（SFDR）≥125 dB，小信號帶寬 23 MHz，信號采集質(zhì)量優(yōu)異。
• 接口與防護：增強型 SPI 接口（multiSPI），兼容標準 SPI，支持單 / 雙 / 四通道 SDO 輸出及 DDR 模式，1 MSPS 時 SCLK 僅需 22 MHz（標準 SPI 需 70 MHz）；ESD 防護達 ±2000 V（人體模型）、±500 V（器件充電模型），共模抑制比（CMRR）80 dB（dc-20 kHz）。
• 數(shù)據(jù)校驗：支持可編程數(shù)據(jù)校驗位（奇偶校驗），可選擇對 4/8/12/16 MSB 計算校驗，提升數(shù)據(jù)傳輸可靠性。

3. 功耗與可靠性

• 功耗特性：1 MSPS 采樣率下功耗典型值 21 mW（5 V RVDD），500 kSPS 為 16 mW，250 kSPS 為 14 mW；靜態(tài)電流最小 40 μA（ADC 與基準緩沖器均關斷），低功耗優(yōu)勢顯著。
• 工作條件：模擬供電（RVDD）3 V-5.5 V，數(shù)字供電（DVDD）1.65 V-5.5 V；工作溫度 -40°C 至 +125°C，適應惡劣環(huán)境。
• 封裝規(guī)格：24 引腳 VQFN 封裝，尺寸僅 4 mm×4 mm，占位空間小，適配高密度布局。

二、產(chǎn)品型號差異

三、應用場景

適用于測試測量設備、醫(yī)療成像系統(tǒng)（如超聲）、高精度數(shù)據(jù)采集模塊、工業(yè)控制、航空航天等對分辨率、精度和噪聲性能要求極高的領域。

四、設計與使用建議

1. 電源與基準

• 電源設計：RVDD 與 DVDD 需獨立供電，RVDD 就近放置 10 μF 去耦電容，DVDD 放置 10 μF 去耦電容，DECAP 引腳（LDO 輸出）需并聯(lián) 1 μF X7R 電容；建議使用低噪聲線性穩(wěn)壓器（如 REF5045）為基準供電，避免電源噪聲影響精度。
• 基準配置：外部基準需通過 RC 濾波后接入 REFIN 引腳，REFBUFOUT 與 REFM 間需并聯(lián) 10 μF-22 μF 低 ESR 電容（ESR 0 Ω-1.3 Ω），確?；鶞史€(wěn)定。

2. 輸入與校準

• 輸入保護：AINP/AINM 輸入電壓不得超過 V_REF±0.3 V，超出時需添加限流電阻（如 2.2 Ω）和鉗位二極管，防止 ESD 損壞；輸入端建議添加 RC 反沖濾波器（C_FLT≥1.2 nF，推薦 10 nF），匹配內(nèi)部采樣電容，優(yōu)化動態(tài)性能。
• 校準配置：通過 OFST_CAL 寄存器選擇與外部基準匹配的校準范圍，提升 offset 精度；支持基準微調(diào)（REF_MRG 寄存器），可補償系統(tǒng)增益誤差。

3. 接口與時序

• SPI 通信：支持標準 SPI、增強型 SPI 及源同步協(xié)議，可配置單 / 雙 / 四通道 SDO 輸出，1 MSPS 時四通道輸出僅需 3 個 SCLK 周期；支持菊花鏈和星形拓撲，多器件組網(wǎng)靈活。
• 時序要求：采樣時間（t_ACQ）最小 300 ns，CONVST 高低電平脈沖寬度均需 ≥30 ns；SCLK 占空比 45%-55%，確保數(shù)據(jù)穩(wěn)定傳輸。

五、封裝與訂購信息

• 封裝規(guī)格：24 引腳 VQFN（RGE 封裝），尺寸 4 mm×4 mm，暴露熱焊盤需接地，提升散熱性能。
• 訂購型號：批量供應型號如 ADS8900BRGER（3000 個 / 卷）、ADS8902BRGET（250 個 / 卷）、ADS8904BRGER（3000 個 / 卷），符合 RoHS 標準，MSL 等級 2，峰值回流溫度 260°C，引腳鍍層為 NIPDAU。

六、關鍵設計要點

• 布局規(guī)范：PCB 需劃分模擬區(qū)與數(shù)字區(qū)，模擬地與數(shù)字地單點連接；RVDD/DVDD 去耦電容就近布局且無過孔；REFBUFOUT 濾波電容靠近器件，模擬輸入走線遠離數(shù)字信號線。
• 功耗優(yōu)化：根據(jù)采樣速率選擇對應型號，非工作時可通過 PD_CNTL 寄存器關斷 ADC 或基準緩沖器，降低靜態(tài)功耗；DVDD 可設置為最低允許值（1.65 V），減少數(shù)字部分功耗。
• 前端設計：選擇高帶寬、低噪聲、低失真運放（如 OPA2625、THS4551）作為輸入驅(qū)動，運放 unity 增益帶寬需 ≥4 倍濾波器截止頻率，確保信號 settling 時間滿足要求。