Quartus Prime 專業(yè)版 25.3 現(xiàn)已正式發(fā)布， FPGA AI 套件 25.3 版本同步亮相。新版軟件實(shí)現(xiàn)了 FPGA 設(shè)計(jì)效率的重大飛躍，帶來(lái)了更智能的工具、更深入的洞察和更快速的編譯。

相較于 25.1 版，25.3 版可進(jìn)一步提供行業(yè)領(lǐng)先的編譯時(shí)間、顯著提升的設(shè)計(jì)效率和更少的時(shí)序收斂迭代，并加速產(chǎn)品上市。

編譯速度提升多達(dá) 6%，自 Agilex 7 投產(chǎn)以來(lái)編譯時(shí)間縮短多達(dá) 27%，同時(shí)顯著提升了 AI 工具的易用性；

得益于增強(qiáng)型編譯器和架構(gòu)優(yōu)化，設(shè)計(jì)人員平均可節(jié)省多達(dá) 4% 的 ALM，同時(shí)容納更多邏輯電路，并保持出色的 Fmax；

無(wú)論是時(shí)序收斂，還是加速流片，Quartus 25.3 都能助力開(kāi)發(fā)人員走得更快、更遠(yuǎn)。

功耗和散熱分析器：

更智能、更低溫、更高效

Quartus Prime 專業(yè)版 25.3 將功耗和散熱分析器升級(jí)為新一代工具，助力打造更智能、更低溫、更高效的 FPGA 系統(tǒng)。通過(guò)統(tǒng)一的工作流、先進(jìn)的熱建模以及假設(shè)場(chǎng)景探索功能，設(shè)計(jì)人員可在開(kāi)發(fā)周期內(nèi)更早地深入洞察功耗和熱行為。

從邊緣 AI 到高性能網(wǎng)絡(luò)加速器，這款增強(qiáng)型分析器有助于優(yōu)化功耗預(yù)算、指導(dǎo)散熱片設(shè)計(jì)并在部署前減少意外狀況。新工具可提供以下先進(jìn)功能：

統(tǒng)一的 PTC/PTA 工作流：支持圖形化報(bào)告、可排序列、層級(jí)優(yōu)先顯示、資源視圖、重新計(jì)算、局部導(dǎo)入/導(dǎo)出、錯(cuò)誤信息提示及獨(dú)立安裝程序；

假設(shè)場(chǎng)景探索：優(yōu)化封裝與訂購(gòu)部件編號(hào)的組合方案；

先進(jìn)的熱建模：支持散熱片耗散路徑和百分比熱流分析等；

散熱片設(shè)計(jì)指導(dǎo)：助力制定更智能的散熱策略；

增強(qiáng)型文檔支持：從概念到部署，為功耗感知設(shè)計(jì)提供全面支持。

可視化設(shè)計(jì)工作室（Beta 版）：
設(shè)計(jì)入門的新紀(jì)元

可視化設(shè)計(jì)工作室（Visual Designer Studio）正式推出，其將接替平臺(tái)設(shè)計(jì)器，現(xiàn)已開(kāi)放公開(kāi)測(cè)試并提供免費(fèi)許可。借助 Quartus Prime 專業(yè)版 25.3，用戶能夠率先體驗(yàn)可視化設(shè)計(jì)工作室——Altera 的第四代系統(tǒng)設(shè)計(jì)入門工具。

該工具專為 RTL 開(kāi)發(fā)人員和系統(tǒng)集成商打造，可自動(dòng)實(shí)現(xiàn) IP 連接、驗(yàn)證功能正確性并大幅縮短配置時(shí)間。通過(guò)拖放界面、智能連接自動(dòng)化及GitHub 托管的示例，可視化設(shè)計(jì)工作室可助力團(tuán)隊(duì)更加快速、精準(zhǔn)地構(gòu)建復(fù)雜系統(tǒng)。其核心優(yōu)勢(shì)包括：

智能連接自動(dòng)化

系統(tǒng) Verilog 包裝器生成、層級(jí)結(jié)構(gòu)支持和語(yǔ)言模板

現(xiàn)代化 GUI：提供直觀易懂的示意圖

模式生成/檢查IP：加速設(shè)計(jì)驗(yàn)證流程

GitHub 托管的 Nios V 示例設(shè)計(jì)：助力加快原型開(kāi)發(fā)

這款工具可提供直觀的視覺(jué)優(yōu)先環(huán)境，讓復(fù)雜系統(tǒng)的構(gòu)建變得更簡(jiǎn)潔、更快速、更精準(zhǔn)。

IP 創(chuàng)新：更智能的連接、

更快的接口、更廣泛的協(xié)議支持

Quartus Prime 專業(yè)版 25.3 提供強(qiáng)大的 IP 更新套件，旨在突破性能、互操作性和靈活性的邊界。從更強(qiáng)大的以太網(wǎng)和 PCIe/CXL 支持，到增強(qiáng)型視頻、內(nèi)存及功能安全 IP，新版軟件可助力開(kāi)發(fā)人員在網(wǎng)絡(luò)、嵌入式及安全關(guān)鍵型領(lǐng)域構(gòu)建下一代系統(tǒng)。

無(wú)論是集成高速協(xié)議還是滿足功能安全 (FuSa) 要求，新版軟件都能提供有力工具，助您更快速、更智能地完成任務(wù)。

高速連接

?以太網(wǎng)：更強(qiáng)大的 400G/200G/100G 支持、TSN MAC 示例及支持工具套件的 TSE 軟核 IP；

? PCIe 和CXL：SR-IOV 示例、AXI MCDMA CvP 支持，以及 CXL 2.0 功能（如全局持久刷新和多邏輯設(shè)備驗(yàn)證）；

? JESD 和 CPRI：支持 JESD204C M > 32、CPRI 版本全面覆蓋，以及更新的 Serial Lite 工具套件。

多媒體接口

?HDMI、SDI、DisplayPort：通過(guò)新增診斷工具和 EDID 訪問(wèn)功能，增強(qiáng)視頻流水線支持；

?MIPI CSI-2/DSI-2：在 Agilex 3 上提供支持，用于攝像頭/顯示接口。

存儲(chǔ)與嵌入式

?DDR5/LPDDR5：Agilex 5 D 系列支持速率高達(dá) 5600 MT/s 和 5500 MT/s；

?EMIF 工具套件：新增對(duì) SM HPS EMIF IP 的支持；

?軟核 IP：新增 I3C 控制器、增強(qiáng)型系統(tǒng) ID，以及符合 FuSa 要求的 ALT_ECC 和 FIFO IP。

軟核 IP 與功能安全

?軟核 I3C 控制器：提升傳感器和外設(shè)接口的靈活性；

?系統(tǒng) ID 增強(qiáng)功能：時(shí)間戳和 HASH 特性以及 HAL 驅(qū)動(dòng)支持；

?ALT_ECC 和 FIFO IP 更新：針對(duì)功能安全需求優(yōu)化；

?安全認(rèn)證數(shù)據(jù)包：為 QPDS 工作流程提供 FSDP 支持。

FPGA AI 套件：

無(wú) DDR 模式，大幅提升 AI 推理性能

FPGA AI 套件新增多項(xiàng)功能，可顯著提升 Altera FPGA 的邊緣 AI 推理能力。

無(wú) DDR 模式支持即時(shí)模型切換，可降低功耗并提高幀率；

示例：Agilex 7 可將 RESNET-50 幀率提升高達(dá) 27%；

Agilex 3 量產(chǎn)支持，包含 Agilex 3 C 系列開(kāi)發(fā)套件的無(wú)主機(jī) JTAG 設(shè)計(jì)；

一站式安裝：此功能在 Quartus 安裝程序中可供選擇；

FPGA AI 套件示例設(shè)計(jì)可通過(guò)可視化設(shè)計(jì)工作室獲取。

25.3 版本的更多亮點(diǎn)

?支持流傳輸?shù)南到y(tǒng)控制臺(tái)，配備 Python 接口

?匯編器中提供安全隔離流支持

?統(tǒng)一的 GUI 元素，工具可用性全面提升

?容器化安裝與新版“以嵌入式為中心的”Quartus

?通過(guò)經(jīng)優(yōu)化的 Yocto 項(xiàng)目和 KAS 構(gòu)建系統(tǒng)增強(qiáng)嵌入式開(kāi)發(fā)體驗(yàn)

?提供 FreeRTOS及更廣的 Nios V 驅(qū)動(dòng)程序支持

?Agilex 5 提供Windriver VxWorks BSP支持

邁出下一步

Quartus Prime 和 FPGA AI 套件 25.3 旨在為開(kāi)發(fā)人員提供更智能的工具、更深入的洞察及更直觀的設(shè)計(jì)體驗(yàn)。

新版軟件不僅實(shí)現(xiàn)了性能提升，還提供了智能設(shè)計(jì)入門與分析工具，可助力團(tuán)隊(duì)減少迭代次數(shù)、加速時(shí)序收斂，并從容實(shí)現(xiàn)產(chǎn)品上市。

25.3 版不僅是速度的提升，更是智能的飛躍。

立即探索新版軟件，開(kāi)啟更智能的設(shè)計(jì)之旅。

即刻下載 Quartus Prime 專業(yè)版 25.3，

探索全新功能！