在電子工程師的日常設(shè)計(jì)工作中，高性能的模數(shù)轉(zhuǎn)換器（ADC）是不可或缺的關(guān)鍵組件。今天，我們就來深入探討德州儀器（Texas Instruments）的ADS5242這款4通道、12位、65MSPS的ADC，看看它在設(shè)計(jì)上有哪些獨(dú)特之處，又能為我們的項(xiàng)目帶來怎樣的優(yōu)勢。

文件下載：ads5242.pdf

一、核心特性亮點(diǎn)

1. 集成PLL與LVDS輸出

ADS5242集成了鎖相環(huán)（PLL），它能將輸入的ADC采樣時(shí)鐘乘以12倍。這個(gè)高頻的LVDS時(shí)鐘在數(shù)據(jù)序列化和傳輸過程中發(fā)揮著重要作用。每個(gè)內(nèi)部ADC的字輸出可以選擇以最高有效位（MSB）或最低有效位（LSB）優(yōu)先的方式進(jìn)行序列化和傳輸。除了四個(gè)數(shù)據(jù)輸出外，還會(huì)傳輸位時(shí)鐘和字時(shí)鐘，其中位時(shí)鐘的速度是采樣時(shí)鐘的6倍，而字時(shí)鐘的速度與采樣時(shí)鐘相同。這種設(shè)計(jì)不僅提高了數(shù)據(jù)傳輸?shù)男?，還增強(qiáng)了數(shù)據(jù)的準(zhǔn)確性和穩(wěn)定性。

2. 高分辨率與低功耗

它擁有12位的分辨率，并且沒有丟失代碼的問題，這意味著在轉(zhuǎn)換過程中能夠精確地表示模擬信號。在功耗方面，內(nèi)部參考模式下的總功耗為660mW，外部參考模式下為594mW，這種低功耗特性使得它在對功耗要求較高的應(yīng)用場景中表現(xiàn)出色。

3. 其他特性

采用CMOS技術(shù)，具備同時(shí)采樣保持功能，在10MHz中頻時(shí)具有70.8dBFS的信噪比（SNR），數(shù)字/模擬電源為3.3V，采用序列化LVDS輸出，集成了幀和位模式，還可以選擇將LVDS時(shí)鐘輸出電流加倍，有四種LVDS電流模式，引腳和格式與家族其他產(chǎn)品兼容，采用HTQFP - 64 PowerPAD?封裝。

二、關(guān)鍵參數(shù)詳解

1. 絕對最大額定值

在使用ADS5242時(shí)，必須嚴(yán)格遵守其絕對最大額定值。例如，模擬電源電壓（AVDD）和LVDS電源電壓（LVDD）的范圍為 - 0.3V至 + 3.8V，外部參考引腳施加的電壓范圍為 - 0.3V至 + 2.4V等。超出這些額定值可能會(huì)導(dǎo)致器件永久性損壞，影響其可靠性。

2. 推薦工作條件

推薦的模擬電源電壓（AVDD）和輸出驅(qū)動(dòng)器電源電壓（LVDD）為3.0V至3.6V，典型值為3.3V。外部參考模式下的參考電壓也有明確的范圍要求，如REFT為1.825V至2V，REF為0.9V至1.075V等。這些參數(shù)的正確設(shè)置對于保證器件的性能至關(guān)重要。

3. 電氣特性

直流精度

包括無丟失代碼、差分非線性（DNL）、積分非線性（INL）、偏移誤差、增益誤差等參數(shù)。例如，DNL是指數(shù)字輸出的任何單個(gè)LSB轉(zhuǎn)換與模擬輸入的理想1 LSB步長之間的偏差，如果器件聲稱沒有丟失代碼，意味著在整個(gè)工作范圍內(nèi)所有可能的代碼（對于12位轉(zhuǎn)換器，有4096個(gè)代碼）都存在。

功率要求

內(nèi)部參考模式下，模擬部分（AVDD）的功耗為500mW，輸出驅(qū)動(dòng)器（LVDD）的功耗為160mW，總功耗為660mW；外部參考模式下，總功耗為594mW。此外，還有總功率關(guān)斷等不同模式下的功耗情況。

參考電壓

內(nèi)部參考電壓VREFT為1.9V至2.0V，VREF為0.9V至1.0V，VCM為1.4V至1.5V等。這些參考電壓的穩(wěn)定性對于ADC的轉(zhuǎn)換精度有著直接的影響。

4. 交流特性

交流特性主要包括無雜散動(dòng)態(tài)范圍（SFDR）、二階諧波失真（HD2）、三階諧波失真（HD3）、信噪比（SNR）、信噪失真比（SINAD）、有效位數(shù)（ENOB）等。例如，在不同的輸入頻率下，這些參數(shù)會(huì)有不同的表現(xiàn)，工程師需要根據(jù)具體的應(yīng)用場景來評估這些參數(shù)是否滿足要求。

三、引腳與接口設(shè)計(jì)

1. 引腳描述

ADS5242的引腳眾多，每個(gè)引腳都有其特定的功能。例如，ADCLK是數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘輸入引腳，AVDD是模擬電源引腳，IN1P和IN1N是通道1的差分模擬輸入引腳等。了解這些引腳的功能對于正確連接和使用器件至關(guān)重要。

2. 串行接口

串行接口的時(shí)鐘輸入頻率（SCLK）為20MHz，數(shù)據(jù)以MSB優(yōu)先的方式移入。同時(shí)，還有數(shù)據(jù)設(shè)置時(shí)間、數(shù)據(jù)保持時(shí)間等時(shí)序要求，這些要求確保了數(shù)據(jù)傳輸?shù)臏?zhǔn)確性和穩(wěn)定性。

四、工作原理剖析

1. 整體架構(gòu)

ADS5242是一款4通道、高速的CMOS ADC，它由輸入的高性能采樣保持電路和12位ADC組成。四個(gè)通道由單個(gè)時(shí)鐘ADCLK驅(qū)動(dòng)，通過精心匹配的時(shí)鐘緩沖樹從輸入時(shí)鐘生成每個(gè)通道的采樣時(shí)鐘。內(nèi)部的PLL從ADCLK生成12倍時(shí)鐘用于序列化器，同時(shí)還輸出6倍和1倍時(shí)鐘用于數(shù)據(jù)捕獲。

2. 模擬輸入驅(qū)動(dòng)

模擬輸入通過兩個(gè)600Ω電阻進(jìn)行內(nèi)部偏置，以實(shí)現(xiàn)交流耦合。建議在每個(gè)輸入引腳串聯(lián)一個(gè)大于20Ω的電阻，使用4pF的采樣電容對輸入進(jìn)行采樣。外部交流耦合電容的選擇取決于所需的最低輸入頻率的衰減。

3. 輸入過壓恢復(fù)

ADS5242能夠處理過壓情況，當(dāng)差分峰 - 峰值電壓超過ADC滿量程范圍的兩倍時(shí)，在輸入從過載切換到零信號時(shí)，若輸入共模電壓與VCM相差不大（在標(biāo)稱值1.45V左右小于300mV），預(yù)計(jì)在三個(gè)時(shí)鐘周期內(nèi)恢復(fù)。在大多數(shù)應(yīng)用中，當(dāng)輸入為幅度等于ADC差分滿量程范圍兩倍的正弦波時(shí)，ADC輸出通常在第二個(gè)時(shí)鐘周期內(nèi)恢復(fù)到滿量程的1%以內(nèi)。

4. 參考電路設(shè)計(jì)

參考電路設(shè)計(jì)對于保證增益匹配至關(guān)重要。使用單個(gè)內(nèi)部參考電壓緩沖器來匹配芯片內(nèi)四個(gè)通道的參考電壓，在生產(chǎn)過程中對每個(gè)芯片的參考電壓進(jìn)行微調(diào)，以確保不同芯片之間的參考電壓匹配良好。通過在ISET引腳連接外部電阻到地來設(shè)置器件內(nèi)部操作所需的所有偏置電流，建議外部電阻在規(guī)定值56.2kΩ的10%以內(nèi)。

5. 時(shí)鐘設(shè)計(jì)

四個(gè)通道由單個(gè)ADCLK輸入驅(qū)動(dòng)，使用時(shí)鐘樹網(wǎng)絡(luò)為每個(gè)通道生成單獨(dú)的采樣時(shí)鐘，以確保所有通道的孔徑延遲和抖動(dòng)相同。內(nèi)部PLL用于生成具有50%占空比的內(nèi)部時(shí)鐘，同時(shí)還生成12倍時(shí)鐘用于序列化器。輸入ADCLK理想情況下應(yīng)具有50%的占空比，但在實(shí)際布線過程中可能會(huì)發(fā)生偏差，此時(shí)內(nèi)部PLL可以保證采樣的準(zhǔn)確性。

6. LVDS緩沖器

LVDS緩沖器有兩個(gè)電流源，外部負(fù)載理想情況下為100Ω。它有四種電流設(shè)置，默認(rèn)電流設(shè)置為3.5mA。數(shù)據(jù)以LSB優(yōu)先的方式輸出，通過寄存器編程可以改為MSB優(yōu)先。序列化器還會(huì)傳輸1倍時(shí)鐘和6倍時(shí)鐘，用于同步數(shù)據(jù)捕獲。此外，還可以通過寄存器設(shè)置啟用去斜模式、同步模式和自定義模式。

7. 噪聲耦合問題

高速混合信號對各種噪聲耦合非常敏感，ADS5242采取了一系列措施來減少噪聲耦合。例如，明確劃分芯片的模擬和數(shù)字域，使用AVDD/AVSS表示模擬部分的電源和地，LVDD/LVSS表示數(shù)字部分的電源和地。同時(shí)，使用多個(gè)引腳驅(qū)動(dòng)每個(gè)電源和地，以減小電源/地引腳的有效電感，從而更好地抑制噪聲。

8. 掉電模式

ADS5242有掉電引腳PD，將PD拉高會(huì)使器件進(jìn)入掉電模式，此時(shí)參考和時(shí)鐘電路以及所有通道都將斷電，器件功耗降至小于100mW。掉電模式下，內(nèi)部驅(qū)動(dòng)REF_T和REF_B的緩沖器處于三態(tài)，其輸出被強(qiáng)制為大約等于AVDD電壓的一半。從掉電模式恢復(fù)的速度取決于REF_T和REF_B引腳上的外部電容值。此外，還可以通過編程寄存器選擇性地關(guān)閉單個(gè)通道。

9. 復(fù)位

在電源穩(wěn)定后，需要給器件一個(gè)有效的復(fù)位脈沖，使所有內(nèi)部寄存器復(fù)位到默認(rèn)值0。如果不進(jìn)行復(fù)位，某些寄存器在上電時(shí)可能處于非默認(rèn)狀態(tài)，這可能導(dǎo)致器件故障。復(fù)位有效時(shí)，所有通道輸出“0”代碼，但LVDS輸出時(shí)鐘不受復(fù)位影響。

五、典型應(yīng)用場景

ADS5242適用于多種應(yīng)用場景，如便攜式超聲系統(tǒng)、磁帶驅(qū)動(dòng)器、測試設(shè)備、光網(wǎng)絡(luò)通信等。在這些應(yīng)用中，它的高性能、低功耗和高集成度等特性能夠充分發(fā)揮作用，為系統(tǒng)的穩(wěn)定運(yùn)行提供保障。

六、總結(jié)與思考

ADS5242作為一款高性能的ADC，在設(shè)計(jì)上充分考慮了工程師在實(shí)際應(yīng)用中的需求。它的集成PLL、LVDS輸出、低功耗等特性使其在眾多ADC產(chǎn)品中脫穎而出。然而，在使用過程中，我們也需要注意其絕對最大額定值、推薦工作條件等參數(shù)，合理設(shè)計(jì)參考電路、時(shí)鐘電路等，以確保器件的性能和可靠性。同時(shí)，對于噪聲耦合、掉電模式和復(fù)位等問題，我們也需要采取相應(yīng)的措施來避免潛在的問題。

各位工程師朋友們，在你們的項(xiàng)目中是否使用過類似的ADC呢？在使用過程中遇到過哪些問題？又是如何解決的呢？歡迎在評論區(qū)分享你們的經(jīng)驗(yàn)和見解。