深入解析 onsemi NCV51561 隔離式雙通道柵極驅(qū)動(dòng)器

在電子工程師的日常設(shè)計(jì)中，柵極驅(qū)動(dòng)器是驅(qū)動(dòng)功率 MOSFET 和 SiC MOSFET 等功率開關(guān)的關(guān)鍵組件。今天，我們就來深入探討 onsemi 推出的 NCV51561 隔離式雙通道柵極驅(qū)動(dòng)器，看看它有哪些特性和優(yōu)勢，以及在實(shí)際應(yīng)用中需要注意的要點(diǎn)。

文件下載：onsemi NCV51561隔離式雙通道柵極驅(qū)動(dòng)器.pdf

產(chǎn)品概述

NCV51561 是一款隔離式雙通道柵極驅(qū)動(dòng)器，具有 4.5 - A/9 - A 的源極和漏極峰值電流。它專為快速開關(guān)而設(shè)計(jì)，可用于驅(qū)動(dòng)功率 MOSFET 和 SiC MOSFET 功率開關(guān)，提供短且匹配的傳播延遲。該驅(qū)動(dòng)器具備 5 kVrms 的內(nèi)部電流隔離，輸入與每個(gè)輸出之間以及兩個(gè)輸出驅(qū)動(dòng)器之間的內(nèi)部功能隔離，允許高達(dá) 1500 VDC 的工作電壓。此外，它還支持多種配置，如兩個(gè)低端開關(guān)、兩個(gè)高端開關(guān)或半橋驅(qū)動(dòng)器，并具有可編程死區(qū)時(shí)間功能。

典型應(yīng)用電路

產(chǎn)品特性亮點(diǎn)

強(qiáng)大的輸出電流能力

NCV51561 擁有 4.5 A 的峰值源電流和 9 A 的峰值漏電流輸出能力，能夠?yàn)楣β书_關(guān)提供足夠的驅(qū)動(dòng)電流，確保其快速、穩(wěn)定地開關(guān)。

靈活的配置選項(xiàng)

支持雙低端、雙高端或半橋柵極驅(qū)動(dòng)配置，滿足不同應(yīng)用場景的需求。無論是簡單的單開關(guān)應(yīng)用還是復(fù)雜的半橋拓?fù)?，都能輕松應(yīng)對(duì)。

獨(dú)立的 UVLO 保護(hù)

兩個(gè)輸出驅(qū)動(dòng)器均具備獨(dú)立的欠壓鎖定（UVLO）保護(hù)功能，當(dāng)電源電壓低于設(shè)定的閾值時(shí)，能夠及時(shí)關(guān)閉驅(qū)動(dòng)器輸出，保護(hù)功率開關(guān)免受損壞。

寬輸出電源電壓范圍

輸出電源電壓范圍為 6.5 V 至 30 V，并且針對(duì)不同類型的 MOSFET 提供了不同的 UVLO 閾值，如 5 - V 和 8 - V 適用于 MOSFET，13 - V 和 17 - V 適用于 SiC MOSFET，增強(qiáng)了產(chǎn)品的通用性。

高共模瞬態(tài)抗擾度

共模瞬態(tài)抗擾度（CMTI）> 200 V/ns，能夠有效抵抗共模干擾，確保在惡劣的電磁環(huán)境下穩(wěn)定工作。

低傳播延遲和失真

典型傳播延遲為 36 ns，每通道最大延遲匹配為 5 ns，最大脈沖寬度失真為 5 ns，保證了信號(hào)的快速傳輸和準(zhǔn)確控制。

用戶可編程功能

支持用戶可編程輸入邏輯，可通過 ANB 引腳選擇單輸入或雙輸入模式，以及啟用或禁用模式；還具備用戶可編程死區(qū)時(shí)間功能，可根據(jù)實(shí)際需求調(diào)整死區(qū)時(shí)間，避免上下管同時(shí)導(dǎo)通。

高隔離和安全性能

滿足 5 kVRMS 隔離 1 分鐘（符合 UL1577 要求）和 1500 V 峰值差分電壓的要求，8000 VPK 加強(qiáng)隔離電壓（符合 VDE0884 - 11 要求），并獲得了 CQC 認(rèn)證（符合 GB4943.1 - 2011）和 SGS FIMO 認(rèn)證（符合 IEC 62386 - 1），確保了產(chǎn)品的安全性和可靠性。

引腳功能詳解

電氣特性分析

電源部分

• 輸入側(cè)電源（VDD）：靜態(tài)電流在不同輸入條件下有所變化，工作電流在 500 KHz、50% 占空比、COUT = 100 pF 時(shí)為 5.0 - 9.0 mA。同時(shí)，VDD 具有欠壓鎖定功能，正閾值約為 2.8 V，負(fù)閾值約為 2.7 V，滯回約為 0.1 V。
• 輸出側(cè)電源（VCCA 和 VCCB）：不同 UVLO 版本的 VCCA 和 VCCB 具有不同的欠壓鎖定閾值和滯回，靜態(tài)電流和工作電流也會(huì)根據(jù)輸入信號(hào)和負(fù)載情況有所變化。

邏輯輸入部分

• INA、INB 和 ANB：高電平輸入電壓典型值為 1.6 V，低電平輸入電壓典型值為 1.1 V，輸入邏輯滯回約為 0.5 V。
• ENA/DIS：根據(jù)不同版本，啟用或禁用的高、低電平電壓典型值分別為 1.6 V 和 1.1 V，邏輯滯回約為 0.5 V。

死區(qū)時(shí)間和重疊部分

• 最小死區(qū)時(shí)間在 DT 引腳浮空時(shí)典型值為 10 ns，死區(qū)時(shí)間可通過外部電阻 RDT 進(jìn)行調(diào)整，計(jì)算公式為 tDT（ns） = 10 x RDT（kΩ）。
• 當(dāng) DT 引腳連接到 VDD 時(shí)，允許 OUTA 和 OUTB 重疊，重疊閾值電壓約為 0.9 x VDD。

柵極驅(qū)動(dòng)部分

• OUTA 和 OUTB 的源極峰值電流典型值為 4.5 A，漏極峰值電流典型值為 9.0 A。
• 高電平輸出電阻典型值為 1.4 Ω，低電平輸出電阻典型值為 0.5 Ω。
• 高電平輸出電壓與 Vcc 的差值典型值為 270 mV，低電平輸出電壓與 Vss 的差值典型值為 100 mV。

動(dòng)態(tài)電氣特性

• 導(dǎo)通和關(guān)斷傳播延遲在不同電源電壓和負(fù)載條件下有所變化，典型值約為 36 ns。
• 脈沖寬度失真最大為 5 ns，通道間傳播延遲失配最大為 5 ns。
• 開啟和關(guān)斷上升、下降時(shí)間在不同電源電壓和負(fù)載條件下也有所不同。

保護(hù)功能

欠壓鎖定保護(hù)（UVLO）

NCV51561 為輸入側(cè)的 VDD 和輸出側(cè)的 VCCA、VCCB 提供了欠壓鎖定保護(hù)功能。當(dāng)電源電壓低于設(shè)定的閾值時(shí)，驅(qū)動(dòng)器輸出將被關(guān)閉，防止功率開關(guān)在低電壓下工作，提高了系統(tǒng)的可靠性。不同 UVLO 版本的閾值不同，如 5 - V 版本的 VCCA 和 VCCB 欠壓鎖定正閾值約為 6.0 V，負(fù)閾值約為 5.7 V，滯回約為 0.3 V。

交叉導(dǎo)通保護(hù)

通過可編程死區(qū)時(shí)間功能，NCV51561 可以有效防止上下管同時(shí)導(dǎo)通，避免短路故障。當(dāng) DT 引腳浮空時(shí)，最小死區(qū)時(shí)間可確保在任何情況下都不會(huì)出現(xiàn)交叉導(dǎo)通；當(dāng) DT 引腳連接到 VDD 時(shí)，允許一定的重疊，但需要根據(jù)實(shí)際應(yīng)用進(jìn)行合理設(shè)置。

應(yīng)用信息

電源供應(yīng)建議

在開關(guān)導(dǎo)通時(shí)，柵極的輸出電流來自 VCCA 和 VCCB 電源引腳。因此，建議在 VCCA 和 VCCB 引腳處使用至少為柵極電容 10 倍、不小于 100 nF 的電容進(jìn)行旁路，并盡可能靠近器件放置，以實(shí)現(xiàn)去耦。推薦使用一個(gè) 100 nF 的陶瓷表面貼裝電容和一個(gè)幾微法的表面貼裝電容并聯(lián)。

輸入級(jí)設(shè)計(jì)

NCV51561 的輸入信號(hào)引腳（INA、INB、ANB 和 ENA/DIS）基于 TTL 兼容輸入閾值邏輯，與 VDD 電源電壓無關(guān)。輸入信號(hào)引腳的阻抗典型值為 200 kΩ，建議在不使用 ENA/DIS 引腳時(shí)將其連接到 VDD 或 GND 以提高抗噪能力。同時(shí)，可在輸入信號(hào)引腳上添加 RC 濾波器，以減少系統(tǒng)噪聲和地彈的影響，但需要注意在良好的抗噪能力和傳播延遲之間進(jìn)行權(quán)衡。

輸出級(jí)設(shè)計(jì)

輸出驅(qū)動(dòng)器級(jí)采用上拉和下拉結(jié)構(gòu)，上拉結(jié)構(gòu)由 PMOS 級(jí)組成，確保能夠拉到 VCC 軌；下拉結(jié)構(gòu)由 NMOS 器件組成。在 25°C 時(shí)，上拉和下拉開關(guān)的輸出阻抗能夠提供約 +4.5 A 和 -9 A 的峰值電流，在 125°C 時(shí)，最小漏極和源極峰值電流分別為 -7 A 和 +2.6 A。

驅(qū)動(dòng)電流能力考慮

在選擇驅(qū)動(dòng)器時(shí)，需要確保峰值源電流和漏電流能力大于平均電流。可根據(jù)所需的柵極電荷和開關(guān)時(shí)間來計(jì)算所需的驅(qū)動(dòng)器電流額定值，公式為 $I{G,AV}=\frac{Q{G}}{t{SW,ON/OFF}}$，其中 $Q{G}$ 為柵極電荷，$t{SW,ON/OFF}$ 為開關(guān)導(dǎo)通/關(guān)斷時(shí)間。在導(dǎo)通時(shí)，源極峰值電流應(yīng)滿足 $I{SOURCE} \geq 1.5 × \frac{Q{G}}{t{SW,ON}}$；在關(guān)斷時(shí)，漏極峰值電流應(yīng)滿足 $I{SINK} \geq 1.5 × \frac{Q{G}}{t_{SW,OFF}}$。

柵極電阻考慮

柵極電阻的大小需要根據(jù)實(shí)際情況進(jìn)行選擇，它可以減少寄生電感和電容引起的振鈴電壓，但會(huì)限制柵極驅(qū)動(dòng)器輸出的電流能力?？赏ㄟ^公式 $I{SINK}=\frac{V{CC}-V{OL}}{R{G,OFF}}$ 和 $I{SOURCE}=\frac{V{CC}-V{OH}}{R{G,ON}}$ 計(jì)算由導(dǎo)通和關(guān)斷柵極電阻引起的受限電流能力值，其中 $V{OH}$ 為高電平輸出電壓降，$V{OL}$ 為低電平輸出電壓降。

SiC MOSFET 應(yīng)用中的負(fù)偏置

對(duì)于 SiC MOSFET 的應(yīng)用，需要考慮其獨(dú)特的工作特性。由于非理想 PCB 布局和長封裝引腳可能會(huì)引入寄生電感，在高 di/dt 和 dv/dt 開關(guān)過程中，功率晶體管的柵源驅(qū)動(dòng)電壓可能會(huì)出現(xiàn)振鈴。為了避免振鈴超過閾值電壓導(dǎo)致意外導(dǎo)通甚至直通，可在柵極驅(qū)動(dòng)上施加負(fù)偏置。負(fù)偏置可以提高 SiC MOSFET 的抗噪能力，降低 Cgd 的電容，從而減少振鈴電壓?？赏ㄟ^使用兩個(gè)隔離偏置電源或在隔離電源上使用齊納二極管來實(shí)現(xiàn)負(fù)偏置。

PCB 布局指南

• 組件放置：盡量縮短輸入/輸出走線，減少布局中的寄生電感和電容的影響，避免使用過孔以保持低信號(hào)路徑電感。將 VDD 和 VCC 的電源旁路電容以及柵極電阻放置在盡可能靠近柵極驅(qū)動(dòng)器的位置，將柵極驅(qū)動(dòng)器放置在靠近開關(guān)器件的位置，以減少走線電感并避免輸出振鈴。
• 接地考慮：在高速信號(hào)層下方設(shè)置實(shí)心接地平面，在 VSSA 和 VSSB 引腳旁邊設(shè)置實(shí)心接地平面，并使用多個(gè) VSSA 和 VSSB 過孔，以減少寄生電感并最小化輸出信號(hào)的振鈴。
• 高壓（VISO）考慮：為了確保初級(jí)和次級(jí)側(cè)之間的隔離性能，不要在驅(qū)動(dòng)器器件下方放置任何 PCB 走線或銅箔，建議使用 PCB 切口以避免可能影響 NCV51561 隔離性能的污染。

總結(jié)

NCV51561 隔離式雙通道柵極驅(qū)動(dòng)器憑借其強(qiáng)大的輸出電流能力、靈活的配置選項(xiàng)、豐富的保護(hù)功能和良好的電氣特性，成為驅(qū)動(dòng)功率 MOSFET 和 SiC MOSFET 的理想選擇。在實(shí)際應(yīng)用中，電子工程師需要根據(jù)具體的應(yīng)用場景和要求，合理選擇和使用該驅(qū)動(dòng)器，并注意電源供應(yīng)、輸入輸出級(jí)設(shè)計(jì)、驅(qū)動(dòng)電流能力、柵極電阻以及 PCB 布局等方面的問題，以確保系統(tǒng)的穩(wěn)定性和可靠性。你在使用類似柵極驅(qū)動(dòng)器的過程中遇到過哪些問題呢？歡迎留言分享你的經(jīng)驗(yàn)和見解。